

Solid-state



Полупроводниковые запоминающие устройства






ПЕРСПЕКТИВЫ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

В олиннадцати книгах

Под редакцией лауреата Государственной премии СССР проф. Ю. М. Смирнова

> Полупроводниковые запоминающие устройства





Москва «Высшая школа» 1989 ББК 32.97 П27 УДК 681.3

> Рекомендовано Государственным комитетом СССР по народному образованию для использования в учебном процессе

> > А. Б. Акинфиев, В. И. Миронцев, Г. Д. Софийский, В. В. Цыркии

> > > Рецензенты:

кафедра вычнелительной техники Московского института электронного машиностроения (зав. кафедрой проф. П. П. Сыпчук); проф. П. В. Нестеров

Перспективы развития вычнелительной техники:
127 В. 11 кн:: Справ. пособие/Под ред. Ю. М. Смирнова.
Кн. 7: Полупроводниковые запоминающие устройства/А. Б. Акнифиев, В. И. Миронцев, Г. Д. Софийский, В. В. Цыркин. — М.: Высш. шк., 1989. — 160 с.: ил.

ISBN 5-06-000542-9

В пособии излатаются основные сведения об элементиой базе, основностях работы, проектирования, а также практических аспектах создания современных полупроводниковых запоминающих устройств ЭВМ.

1 2405000000-314 199-89

ББК 32.97 6Ф7

© Издательство «Высшая школа»,

ISBN 5-06-000542-9

Введение

Полупроводниковые интегральные схемы памяти благодаря постепенному увеличению информационной емкости и, как следствие, снижению стоимости к середине 70-х годов заняли доминирующее положение в качестве элементной базы запоминающих устройств. К настоящему времени полупроводниковые ЗУ получили широкое распространение в различных устройствах вычислительной техники и автоматики. Современный уровень полупроводниковой технологии позволяет созлавать большие интегральные схемы ЗУ (БИС ЗУ) емкостью до 4 млн. бит в корпусе. Для сравнения можно отметить, что распространенные до появления полупроводниковых ЗУ ферритовые устройства емкостью в несколько миллионов бит занимали объем стойки. С появлением БИС ЗУ высокой интеграции открылась возможность реализации запоминающих устройств емкостью в несколько гигобайт. Наряду с повышением степени интеграции БИС ЗУ наблюдается устойчивая тенденция повышения их быстродействия - время выборки приближается к пикосекундному диапазону.

Большинство выпускаемых промышленностью БИС ЗУ являются адресными с произвольной выборкой, обращение к которым производится по произвольно заданному номеру адреса. Такие схемы можно объединять, получая заданную емкость памяти. Существуют два больших класса полупроводинковых ЗУ: опеозативные и постоянные.

К о ператив ным относятся ЗУ, выполняющие операции записи и считывания информации приблизительно за одинаковое время. Эти ЗУ по области применения можно условно разделить на три основных типа: средней емкости умеренного быстродействия, высокого быстродействия и большой емкости.

Устройства средней информационной емкости

умеренного быстродействия являются типичными З.У. и правила их проектирования в той или иной степени распространяются на все остальные типы ЗУ. Элементная база их разнообразна и включает в себя МОП-схемы и биполярные схемы статического типа. Статические БИС ЗУ обусловливают функциональную простоту запоминающих устройств. С развитием КМОП-схем большой информационной емкости повышенного быстродействия непрерывно расширяется сфера применения рассматриваемых ЗУ в сторону повышения как емкости, так и быстродействия. Тем не менее, несмотря на эту тенденцию, ЗУ большой емкости и высокого быстродействия продолжают существовать и развиваться, Специфика этих устройств требует самостоятельного рассмотрения. Так, для оперативных ЗУ повышенного быстродействия — сверхоперативных ЗУ — необходима высокоскоростная элементная база ЭСЛ-типа. Они характеризуются большим потреблением мощности, предъявляют высокие требования к сокращению размеров и соответственно длин связей, обеспечению тепловых режимов и малого уровня помех. Совершенствование элементной базы, в частности разработка схем на основе арсенида галлия, позволяет сократить время выборки устройств до единиц наносекунд. Оперативные ЗУ повышенной информационной емкости строятся в основном на динамических БИС ЗУ, отличающихся в 4 раза большей степенью интеграции по сравнению со статическими БИС ЗУ. При этом приходится увеличивать объем оборудования ЗУ для регенерации информации. Устройства большой емкости могут содержать до нескольких тысяч, а в ряде случаев - десятков тысяч БИС ЗУ, что требует принятия определенных мер по обеспечению заданных показателей надежности. Средства повышения надежности особенно необходимы из-за подверженности БИС ЗУ динамического типа сбоям под воздействием альфа-частиц.

К постоянным относятся ЗУ, в которых запись информации выполняется при изготовлении, а также ЗУ, в которых длительность операции синтывания. Несмотря на разнообразие лементной базы, постороение постоянных ЗУ пракзементной базы, постороение постоянных ЗУ прак-

тически не отличается от построения ЗУ умеренного и высокого быстродействия. Существенные особенности таких устройств заключаются в способах и аппаратуре для стирания и занесения в них информации.

БИС ЗУ можно классифицировать по следую-

щим основным признакам [1].

По способу обращения к массивам элементов памяти БИС ЗУ делятся на адресные и ассоциативные.

В а д ре с ны х ЗУ обращение к ячейкам памяти производится по их физическим координатам, задаваемым двойчным кодом — адресом. Адресные ЗУ бывают с произвольным обращением, тде допустим любой порядок следования адресов, и с по-леобовательным обращением, тде выборка яческ памяти возможна только в порядке убывания или возрастания адресов. К ЗУ с последовательным обращением относятся, например, сдвигающие регистры.

В ассоциативных ЗУ поиск информации происходит по признакам хранимой информации, независимо от координат ячеек памяти.

По способу хранения информации БИС ЗУ де-

лятся на статические и линамические.

В статических БИС ЗУ элементы памяти представляют собой бистабильные триггерные элементы, что определяет потенциальный характер управляющих сигналов и возможность считывания

информации без ее разрушения.

В динамических БИС ЗУ для хранения информации используются запомнающие конденсаторы, что гребует периодического востановления (регенерации) состояния элементов памяти в пресесе хранения информации. В современных БИС ЗУ регенерация совмещается, как правило, с обращением к элементу памяти или группе элементов. Имеются также БИС ЗУ с динамическим накопителем, со встроенной системой регенерации и синхроназации — квазистатические БИС ЗУ.

По технологическому исполнению БИС ЗУ делятся на биполярные, использующие схемотехнику ЭСЛ и ТТЛ, инжекционную И²Л и БИС ЗУ на основе МОП-технологии, использующие структуры

p-MOH, n-MOH, KMOH, KMOH — KHC [1].

FREE

Статические ОЗУ среднего быстродействия

1:4 — Статические БИС ЗУ среднего быстродействия

Типовая структурная схема БИС ЗУ среднего быстродействия приведена на рис. 1.1. Накопитель (Нк) представляет собой матрицу элементов памяти (ЭП), объединенных в строки и столбцы. В накопитель применяются, как правило, тритерине элементы памяти. Входные схемы БИС ЗУ представляют собой логические элементы (формирователи), обеспечивающие сопряжение накопителя с входными устройствами по току и напряжению. Выбор ЭП накопителя осуществляется с помощью адресных сигналов А. Управляющие сигналы С.S. WR/RD, СЕО служат для управления режимом работы БИС ЗУ (хранение, запись, считывание).

Сигнал WR/RD определяет работу БИС ЗУ в режиматиси и считывания. Сигнал выбора микросхемы СS служит для организации объединения БИС ЗУ по выходу и перевода невыбранной микросхемы памяти в режим уванения; сигнал разрешения по выходу СЕО разреша-

ет работу выходных каскадов БИС ЗУ.

Выходные данные DO считываются из накопителя с помощью устройства считывания (УСч) и выдаются на выходы БИС ЗУ посредством выходных буферов (Бф). Устройство управления (УУ) предназначено для управления режимами работь БИС ЗУ. Устройство записи УЗп обеспечивает запись входной информации DI в накопитель БИС ЗУ. Адресные сигналы поступают на дешифраторы Дш. X и Дш. Y, с помощью которых выбирается данный элемент памяти накопителя.

Выходные буферные схемы связаны с устройством считывания и могут передать три логических состояния: 1, 0 и состояние высокого сопротивления на вы-




Рис. 1.1. Структуриая схема БИС ЗУ

ходе. Сигнал СЕО осуществляет блокировку (перевод в состояние высокого выходного сопротивления) выходных каскадов БИС ЗУ, но не переводит микросхему в режим хранения.


Электрические параметры, характеризующие работу ВИС ЗУ, делятся на статические и динамические [2]. Статические параметры характеризуют работу БИС ЗУ в статическом режиме. Динамические параметры определяются временными процессами, происходящими в БИС ЗУ.

Статические БИС ЗУ среднего быстродействия имеют время цикла обращения от сотен наносекунд до единии миклосекунд. Эти БИС ЗУ выполняются по п-МОП.

КМОП и И²Л-технологиям.

БИС ЗУ на основе n-MOII-структур. Входные схемы БИС ЗУ на n-MOIII-структурах реализуются, как правило, на основе инверторов с активной нагрузкой (рис. 1.2, а). Ключевой инвертор выполняется на n-MOII-транзисторах: один — нормально закрытый (УТ1), другой — нормально экрытый (УТ2), работающий в режиме генератора тока, служит в качестве активной нагрузки. Резистор R и транзистор VТ3 предназначены для защиты транзистора VТ1 от возможного воздействия статического электричества [2].

Накопитель выполняется на элементах памяти, состоящих из n-МОП-транзисторов. Два из них (VT2 и



P и с. 1.2. Элементы статической БИС ЗУ на основе n-МОП-структур

VT3) образуют триггер, а два других (VT1 и VT4) являются двунаправленными ключами ввода-вывода данных (рис. 1.2, б). В триггере использованы резисторы нагрузки R1 и R2, имеющие высокие сопротивления, что обеспечивает инзкое потребление в режиме хранения информации, а также уменьшение площади, занимае-

мой элементами памяти на кристалле.

В режиме хранения транзисторы VT1 и VT4 закрыты а в режиме записи и считывания - открыты. При считывании информации из ЭП на разрядные шины РШО и РШ1 подается потенциал источника питания. В результате начинается разряд паразитной емкости той РШО или РШ1, которая связана с открытым транзистором (VT2 или VT3) триггера. После установления разности потенциалов на разрядных шинах, достаточной для различения состояния ЭП, информация считывается усилителем и поступает на выходные каскады. В режиме записи на разрядных шинах РШО и РШ1 устанавливаются разноименные уровни напряжений. В результате открывается соответствующий транзистор VT1 или VT4 и триггер переходит в устойчивое логическое состояние 0 или 1. Выходные каскады статических БИС ЗУ п-МОПтипа строятся по схеме инвертора и имеют три состояния (0, 1 и высокое выходное сопротивление, когда закрыты оба транзистора инвертора).

В настоящее время лучшие статические отечественные БИС ЗУ л-МОІТ-типа имеют информационную емкость от 1,0 об 4 К бит и быстродействие от 50,0 500 ис при мощности рассеивания в режиме хранения 150 мВт и в режиме обращения 0,4—0,8 Вт. Основные параметы статических БИС ЗУ л-МОІТ-типа выпускаемых

отечественной промышленностью, приведены в табл. 1.2 и 1.3 приведены статические и динамические характеристики БИС ЗУ n-MOII-типа КР132РУбА и для сравнения БИС ЗУ n-MOII-типа КР132РУбА и для сравнения БИС ЗУ n-MOII-типа КР37РУВА и n-и n-гипа КР54РУЗ, а на рис. n-их графическое изображение

Для примера рассмотрим БИС ЗУ КРІЗРУ6А, выприменную по n-МОП-технологии, структурная схема которой приведена на рис. 1.4, а временные диаграммы работы — на рис. 1.5, a, b, a. Она имеет информационную емкость 16 К бит с организацией 16 384 слов на

Таблица 1.1

Условное обозначение БИС ЗУ	Организа- ция, слов×раз- ряд	Время выборки адреса, мкс	Время цик- ла считы- вання (записн), мкс	Потребляе- мая мощ- ность в ре- жние обра- щения/хра- нения, мВт	Тип корпуса
K132PV2A K132PV2B KP132PV2A KP132PV2B	1024×1	0,65 0,95 0,65 0,95	0,65 0,95 0,65 0,95	390 440 390 440	402.16—18 402.16—18 2103.16—6 2103.16—6
K132PV3A K132PV3B KP132PV3A KP132PV3B KM132PV3A KM132PV3B	1024×1	0,075 0,125 0,075 0,125 0,075 0,075 0,125	0,075 0,125 0,075 0,125 0,075 0,075 0,125	660 550 660 550 660 550	4112.6—2 4112.6—2 2103.16—6 2103.16—6 201.16—8 201.16—8
КР132РУ4А КР132РУ4Б	1024×1	0,033 0,070	0,055 0,110	470/250	2103.16—2
КМ132РУ5А КМ132РУ5Б	4096×1	0,085 0,120	0,085 0,120	990/165	2104.18—1
КР132РУ6А КР132РУ6Б	16384×1	0,045 0,070	0,075 0,120	440/140	2140Ю.20—3
КМ132РУ8А КМ132РУ8Б	1024×4	0,07 0,12	0,07 0,12	900/150	2104.18—1
КМ132РУ10А КМ132РУ10Б		0,055 0,070	0,075 0,090	460/165	2108.22—9.01

Значение параметра БИС ЗУ							
KP13	2РУ6А	KP53	7Þÿ8A	КР541РУ3			
мини-	макси-	миин-	макси-	мини-	макси-		
4,5	5,5	4,75	5,25	4,75	5,25		
=	80 25	=	30 1	=	110 110		
2,4	0,4	0 0,9U _n	0,4	2,0	0,8		
=	0,01	=	0,005	=	0,5		
24	0,40	24	0,40	2.4	0,45		
-	5,0		1,6	_	8,0		
		_			5,2		
=	50 7		5 10	Ξ	50		
=	12 30	=	50	Ξ	3 6 30		
-	120	-	500	_	200		
	KP13: \$\frac{9000}{0000} \frac{9000}{0000} \frac{90000}{0000} \frac{9000}{0000} \frac{9000} \frac{9000}{0000} 9	RP132PV6A	RP132PV6A RP53 RP	KP537PV9A KP53	RP132PY6A RP537PY8A RP54 RP54		


один разряд. Накопитель содержит 128×128 уэлементов памяти. Каждый дешифратор адреса строк и адреса столобиов имеет 7 вколов и 128 выходов. Адресные формирователи служат для формирования вкодных адресных сигналов, поступающих на БИС ЗУ, и содержат схемызащелки, работающие по спаду сигнала выбора микросхемы СS. Аналогичные схемы-защелки расположены на вколах сигналов D I и W/R/D.

Схема ввода данных формирует сигнал входной информации. Усы/итель записи-считывания обеспечивает режим записи и считывания данных. Ключи столбцов осуществляют развязку накопителя от дешифратора и формируют сигнал записи для накопителя. Устройство управления осуществляет синхроннязацию работы всех

Параметр, обозначение,	Значение параметра БИС ЗУ					
единица	KP132PV6A		КР537РУ8А		КР541РУ3	
	мини- мальное	макси- мальное	мвнв- мальное	максн- мальное	минн- мальное	макси- мальное
Время выборки адреса $t_{A(A)}$, ис Время выбора t_{CS} , ис Время установления сигнала CS	_	45 45	-	200	-	150 40
относительно адреса t _{SU (A - CS)} , ис Время установления сигнала CS	0	-	70	-	-	-
относительно сигнала WR $t_{SU(WR-CS)}$, ис Время установления сигнала СS относительно сигнала DI $t_{SU(DI-CS)}$.	0	-	30	-	-	-
нс Время установления сигнала	0	-	30	-	.='	-
записн относительно адреса $t_{SU}_{(A-WR)}$, нс Время установлення сигнала	_	-		-	60	-
записи относительно входных дан- ных $f_{SU (DI-WR)}$, ис Время сохранения адреса после	0	_	- ,	-	0	_
сигнала CS t _{V (CS - A)} , нс Время сохранения входных дан-	-	-	60	-	-	_
ных после снгнала записи $f_{\nabla(WR-DI)}$, ис	_	_	_	_	0	_
Время сохранення адреса после снгнала записи $t_{V(WR-A)}$, ис Время удержания сигнала CS		-	-	-	50	-
относительно сигнала записи (ик – сs), ис Время установления сигнала WR	_	-	_	_	90	_
относительно сигнала CS $t_{SU(CS-WR)}$, нс Время удержания сигнала адре-	40	_	-		_	_
са относительно сигнала CS f _{H (CS-A)} , ис Время удержания сигнала запи-	25	-	-	-	-	_
сн относитёльно сигнала СS f _{H (CS - WR)} , ис Время удержання входных дан-	25	-	-	-	90	-
ных относнтельно сигнала СS $t_{\text{H (CS - DI)}}$, ис Длительность сигнала СS $t_{\text{W (CS)}}$,	25	_	-	_	-	_
нс Время восстановлення сигнала	70 (110)	_	220	-	-	-
CS trec (CS), HC	30	-	130	-		-

Параметр, обозначение,	Зиачение параметра БИС ЗУ					
единица	КР132РУ6А		KP537PV8A		KP541P¥3	
	миии- мальное	максн-	мнии- мальное	макси- мальное	мини-	мальное
Время сохранення снгнала DI поеле сигнала СS $t_{V (CS-DI)}$, нс Время удержання снгнала DI относительно сигнала WR $t_{H (WR-DI)}$,	_	-	30	-		-
ис Время сохранення сигнала WR	35	-	-	-	-	-
после сигнала CS tv(cs - wr), нс Время запрещения выходных	-		30	-	-	-
данных после сигнала CS t _{DIS (CS)} , нс нс Длительность сигнала записн	-	_	-	-	-	50
t _{W (WR)} , Hc	25	-	150		60	-

устройств в режимах записи, считывания, хранения. Выход БИС ЗУ имеет три рабочих состояния (логические 0 и 1, высокий выходной импеданс).



Р н с. 1.3. Графическое изображение БИС ЗУ:

а — КР541РУЗ и КР132РУ6А (в скобках приведена поколевка
для микросхемы КР132РУ6А); 6 — КР537РУ8А




Рис. 1.4. Структурная схема БИС ЗУ КР132РУ6А

БИС ЗУ КР132РУ6А тактируется сигиалом С. Кроме того, у этой БИС ЗУ в режимах записи и считывания по входам А0—А13, D I и WR/RD происходит запоминание входимх сигиалов схемами-защелками по спавитивала С. S. после чего сигиалы и в входах могут метинала С. S. после чего сигиалы и в входах могут метинала С. S. после чего сигиалы и в входах могут метинала С. В.

ияться в течение текущего цикла работы.

У БИС ЗУ КР132РУ6А имеется также режим считывания-модификацин-записи (рис. 1.5, в), заключающийся в том, что считывание информации и последующая ее запись происходят в одном цикле в один и тот же элемент памяти. В этом режиме из выходе БИС ЗУ ДО при считывании и записи сохраняется информация, определяемая в момент начала режимя, т. е. при считывании сохраняется считанная информация до окончания сигнала СЅ. Кроме того, микросхемы КР132РУ6А миеют такызываемый микромощимый режим хранения, при кото-






Рис. 1.5. Времениые диаграммы работы БИС ЗУ КР132РУ6А и КР537РУ8А:

а — режим записи для микросхемы КР132РУ6А; δ — режим считывания для микросхемы КР132РУ6А и КР537РУ8А; δ — режим считывания — модифи-кации — записи для микросхемы КР132РУ6А; ε — режим записи для микросхемы КР537РУ8А

ром напряжение питания U_a отключается и подается на вход сигнала СS (при этом остальные сигналы имеют произвольное логическое состояние). В этом режиме накопитель микросхемы питается от источника сигнала СS. При этом потребляемая мощность уменьшается более чем в 20 раз.





Рис. 1.5. Продолжение



Р и с. 1.6. Элементы статической схемы БИС ЗУ на основе КМОПструктур

БИС ЗУ на основе КМОП-структур. В последнее время КМОП-структуры становятся доминирующим типом схем при изготовлении БИС ЗУ вследствие сверхмалой потребляемой мощности в режиме хранения и высокой помехоустойчивости.

Входные схемы этих БИС ЗУ представляют собой инвертор на мОП-транзисторах противоположной проводимости (рис. 1.6, а). В таком инверторе в статическом режиме один из транзисторов всегда открыт, а другой закрыт. Поэтому в любом из логических состояний инвертора потребляемый ток определяется только токами утечки закрытого транзистора. Для защиты входов КМОП БИС ЗУ применяются зенеровские диоды. При этом если напряжение на входе превысит уровень напряженяя питания, то откротся диста и за вначение, меньшее нулевого уровия, то откростся диод VD2. Таким образом обеспечивается эффективная защита входов от статического электричества.

Накопитель БИС ЗУ строится на статических триггерах, состоящих из шести МОП-транзисторов (рис. 1.6, 6). Работа таких элементов памяти аналогична работе ранее рассмотренных ЭП статических л-МОП БИС ЗУ.

■ При создании устройств памяти на КМОП-структурах следует учитывать возоможность возинкновения в них так называемого эффекта защелкивания, когда ток потребления резко возрастает и может быть уменьшен только за счет отключения и повторного включения источника питания.

Зашелкивание происходит, как правило, в тех случаях, когла входные сигналы подаются в отсутствие напряжения питания или превышают уровень напряжения питания. Физической причиной защелкивания является наличие в КМОП-структуре паразитных четырехслойных п-п-п-элементов, обусловленных конструктивно-технологическими особенностями КМОП-структуры. Эффективным методом борьбы с защелкиванием является установка по входам, выходам и цепям питания, резисторов с сопротивлением порядка сотен ом, ограничивающих переходные токи, что, однако, приводит к потере быстролействия. Олним из перспективных направлений создания КМОП БИС ЗУ являются КМОП—КНСструктуры (кремний на сапфире), обеспечивающие высокую стойкость к воздействию ионизирующих излучений. Олнако эти структуры имеют ряд существенных нелостатков, связанных с особенностями исходного материала лля их изготовления.

В настоящее время лучшие отечественные БИС ЗУ на КМОП-структурах имеют информационную емкость от 256 бит до 64 К бит, время выборки от 110 нс до 1 мкс при мощности рассемвания в режими хранения сотни мКВт и в режиме обращения 15—150 мВт. Параметры БИС ЗУ на КМОП-структурах, выпускаемых отечественной промышленностью, приведены в табл. 1.4. На рис. 1.5, 6, г в качестве примера приведена в атабл. 1.4 на рис. 1.5, 6, г в качестве примера приведена временая диаграмма работы БИС ЗУ КРЗЗТРУЗА в режимах

считывания и записи.

БИС ЗУ на основе И²Л-структур. Инжекционные структуры (И²Л-структуры) позволяют по сравнению с ТТІІ-структурыми увелячить в 5—10 раз функциональную плотность БИС ЗУ. Для получения быстродействия, близкого к быстродействия от получения быстродействия, обыстродействие структуры работают в режиме с большой потребляствуктуры работают в режиме с большой потребляствуют обыстью при записи (считывания) информации. Кроме того, они позволяют снижать мощность в 10²—10⁴ раз в режиме хранения данных. Инжекционные структуры работают в широком температурном диапазоне и технологически совместимы с обычными ТТЛ-схемами.

На рис. 1.7 приведена принципиальная электрическая схема элемента памяти И²Л-типа. Два инвертора с инжекционным питанием и перекрестными связями образуют тритгер. Транзисторы VT2 и VT4 выполняют роль инжекторов тока для транзисторов VT3 и VT5. Для

Условное обозначение БИС ЗУ	Органн- зация, слов× ×разряд	Время выбор: кн ад- реса, мкс	Время цикла считы- вания (запи- сн) мкс	Потребляе- мая мощ- ность в ре- жиме обра- щення/хра- нения, мВт	Тип корпуса	Напряже ние пита- ния, В
К176РУ2	256×1	0,65	0,9	19	238.16—1	9±5%
Қ537РУ1А Қ537РУ1Б Қ537РУ1В	1024×1	1,1 1,7 3,4	1,3 2,0 4,0	14/0,5	402.16—18	5±10%
ҚР537РУ2А ҚР537РУ2Б	4096×1	0,41 0,58	0,50 0,67	28/2,75 28/5,5	2107.18—1	5±10%
ҚР537РУ3А ҚР537РУ3Б ҚР537РУ3В	4096×1	0,32	0,35	110/0,055 110/1,1 110/1,1	2107.18—1	5±10%
KP537P¥8A KP537P¥8Б	2048×8	0,22 0,40	0,35 0,53	160/6 160/11	239.24—2	5±5%
Қ561РУ2А Қ561РУ2Б	256×1	0,62 1.10	0,8 1,3	-/3 /9,5	2106.16—2	6—12
КР537РУ10	2048×8	0,25	0,25	400/5,25	239.24—2	5±5%
ҚР537РУПА ҚР537РУПБ	256×16	0,44	0,53	26/0,16 26/0,44	239.24—1	5±10%
КР537РУ13А КР537РУ13Б	1024×4	0,12 0,20	0,12 0,20	325/0,15	2107.18—1	5±10%
КР537РУ14А КР537РУ14Б	4096×1	0,11 0,18	0,11 0,18	250/0,15	2107.18—1	5±10%
КР537РУ17	8192×8	0,20	0,20	330/22	2121.28-4	5±5%

связи с разрядными шинами PIII0 и PIII1 используются траизисторы VT1 и VT6, работающие при записи в нормальном режиме, а при считывании — в инверсном режиме. ЭП очень компактен из-за отсутствия резисторов, расположения диффузионных областей л-типа в одном общем «кармане» и совмещения функций одних и тех же диффузионных областей.




Рис 17 Элемент памяти на И²Л-структурах

Рассмотрим функционирование ЭП. Базовые токи транзисторов VT3 и VT5, работающих в инверсном режиме, определяются инжекцией избыточных носителей из инжектора вЗ. При симметричной структуре оба тока равны Чтобы схема имела два устойчивых состояния. инверсные коэффициенты усиления по току n-n-n-транзисторов VT3 и VT5 должны быть больше единицы. В рабочем состоянии р3-л1 переход смещен в прямом направлении и часть инжектируемых им носителей достигает областей р1, р2, вызывая появление базовых токов в транзисторах VT3 и VT5. Триггер переходит в одно из устойчивых состояний. Предположим, что транзистор VT3 открыт, а VT5 закрыт. Носители через прямо смешенный р2-л1-переход инжектируются в область л1, причем часть из них достигает области р4, вызывая появление тока в разрядной шине считываемого усилителя.

Рассмотрим режим записи. Допустим, что л1-р1-л2транзистор VT5 закрыт и его надо открыть. Для этого отключается источник питания от инжектора р3 и во область р5 с разрядной шины РШО подается импульс току запики. Часть носителей, инжектируемых переходом р5-л1, достигает области р1 (базы транзистора VT5) и открывает транзистор VT5, который разряжает емкость перехода эмиттер-базы открытого транзистора VT3. По комичании милульса токо записи фиксируется новое состояние ЭП подачей напряжения питания к инжектору р3.

Подробный анализ режима записи информации и определения времени записи проводится в [3].

Современные отечественные БИС ЗУ на И²Л-струк-

Условное обо- значение БИС ЗУ	Органи- зация, слов× ×разряд	Время выборки адреса, мкс	Время цикла считыва- иня (записи), мкс	Потреб- ляемая мощ- ность, мВт	Тип корпуса
K541PV1 K541PV1A KP541PV1 KP541PV1A	4096×1	0,12 0,07 0,12 0,07	0,15 0,13 0,15 0,13	525	427.18—1 427.18—1 2107.18—1 2107.18—1
K541PV2 K541PV2A KP541PV2 KP541PV2A	1024×4	0,12 0,09 0,12 0,09	0,14	525	427.18—1 427.18—1 2107.18—1 2107.18—1
K541PУ3 K541PУ3A KP541PУ3	16384×1	0,15 0,10 0,15	0,17 0,15 0,17	565	405.24—2 405.24—2 2118.20—1

Таблица 1.6

Информа- Время вы- Потребляемая мощ- Технол	огия
цнониая ем- кость, бит борки, ис ность в режиме об- ращения, мВт/бит	
64K 2,7—15 0,02—0,5 3C, 16K 35—100 0,05—0,1 TT, 16K 100—200 0,03—0,05 "4", 64K 25—300 0,01—0,2 "-1,04", 256K 25—200 0,005—0,02 K,MM 16K 1,7—4,5 0,1—0,2 Apce	Т П ОП ОП нид

турах имеют информациюнную емкость от 4 до 16 К бит. быстролействие 70—150 ис и мощность рассенвания ≈ 0.5 Вт на корпус. Параметры некоторых БИС 3У на И°Л-структурах, выпускаемых отечественной промышленностью, представлены в табл. 1.5 ($U_n=58\pm5\%$). На рис. 1.8, a_c в качестве примера приведены временыйе диаграмы работы БИС ЗУ КР541РУЗ в режимах записи и считывания соответственно. БИС ЗУ является эсликронной по принципу действия. Поэтому она




Рис. 1.8. Временные диаграммы работы БИС ЗУ КР541РУЗ

может работать в режиме записи при постоянном сигнапе СS или WR. Выходной каскад БИС ЗУ построен по схеме с тремя устойчивыми состояниями. Схемы обрамления накопителей БИС ЗУ выполнены на эмиттерносвязанной логике (ЭсЛ). Согласование внутренных ЭСЛуровней с внешними ТТЛ-уровнями осуществляется только во входных жаскадах, что обеспечивает высокое быстродействие БИС ЗУ. Развитне статических БИС ЗУ идет по пути увеличения информационной емкости, быстродействия, уменьшения потребляемой мощиости и расширения функциональных возможностей БИС ЗУ.

Значення основных параметров (достигнутых) статических БИС ЗУ приведены в табл. 1.6, составленной на основе зарубежных неточников [6]. При этом следует иметь в виду, что микросхемы с лучшим значением одного на параметров имеот в 2—4 раза худшее зна-

ченне другого параметра.

Перспективной базой для ОЗУ считаются БИС ЗУ, реализуемые на арсениде галлия, параметры экспериментальных образиов которых также приводится в таких схемах в реживе обращения составит не более 10 мкВт/бит, а время выборки не превысит 10 кг. Промышленный выпуск таких БИС ЗУ за рубежом ожидается к концу 80-х годов. Ожидается также, что с помищаються к концу 80-х годов. Ожидается также, что с помищаються и превые образиы кристаллов с шириной линия 0,5 мкм, что поволит реализовать БИС ЗУ с шириной линия таких размерах элементов быстродействие БИС ЗУ будет равио менее 1 ис, потребляемая мощность останется рактически незоменой. Втакти размерах элементов быстродействие БИС ЗУ будет равио менее 1 ис, потребляемая мощность останется практически незоменой — не более 0,5 Вт на корпус.

Дальнейшим развитием ЭВМ будут являться БИС ОЗУ, осиованные на переходах Джозефсона, с возможным временем переключення элемента, равным 10 пс. н

мощностью рассенвання в несколько микроватт.

Представляет интерес разработка БИС ЗУ с расшнренными функциональными возможиостями: со встроениыми средствами обнаружения и коррекции одниочных сбоев, с перестранваемой структурой по шириие ииформационного слова, со встроенными средствами днагностики.

1.2 Организация ОЗУ

Статические ОЗУ среднего быстродействия строятся на основе модулей ЗУ.

▲ Модулн ЗУ, составляющие часть блока ЗУ, представляют собой функционально законченные устройства, обеспечнвающие заданный информационный объем и быстродействие, позволяющие при необходимости наращивать информационный объем ЗУ по адресам и разряпам

При построении модуля ЗУ необходимо решить вопросы выбора БИС ЗУ и оптимальной организации накопителя ЗУ, т. е. соотношения числа слов и разрядов. Выбор типа БИС ЗУ определяется параметрами: емкостью, быстродействием, потребляемой мощностью, типом корпуса, габаритами, надежностью, стоимостью и условиями эксплуатации.

Основные характеристики модуля ЗУ зависят от способа объединения БИС ЗУ, предусматривающего соответствующие схемы согласования нагрузок по входам и

выходам

Существуют три способа увеличения информационной емкости накопителя модуля ЗУ: увеличение разрядности слов; увеличение количества слов; увеличение разрядности и количества слов.


Увеличение разрядности осуществляется за счет объединения адресных входов БИС ЗУ: информационные входы и выходы БИС ЗУ являются входами и выходами модуля ЗУ увеличенной разрядности.

Увеличение количества слов в молуле ЗУ осуществляется посредством объединения одноименных информационных входных и выходных шин БИС ЗУ. Адресные входы БИС, относящиеся к одноименным разрядам слов, объединяютя и соединяются с одной частью разрядов кода адреса. Другая часть разрядов кода адреса подается на дешифратор выбора микросхем, с помощью которого выбирается одна БИС ЗУ в каждом из разрядов ЗУ.

Модульный принцип построения позволяет создавать блоки ЗУ с различными параметрами на базе ограниченного набора типовых модулей. При этом чаще всего не удается в равной степени использовать допустимую нагрузочную способность схем управления и БИС ЗУ, что приводит к некоторому увеличению аппаратурных затрат. Однако это позволяет несколько повысить быстродействие (при недогрузке уменьшается задержка в элементах), а также надежность модульных ЗУ.

Существует несколько способов организации молульных ЗУ [7]:

— модульное ЗУ с централизованной дешифрацией БИС ЗУ (рис. 1.9, a). В устройстве имеется специальный модуль (на рис. 1.9, а не пока-



зан) — центральный блок управления, в когором формируется временная диаграмма работы модуля памяти, имеются дешжфратор ДшСS и другие вспомогательные схемы. В качестве центрального блока управленяя можно использовать ЭВМ, в когорой применяется рассматриваемый модуль ЗУ. Недостаток такого способа организации ЗУ — увеличение числа соединений между модулями и центральным блоком управления ЗУ. Премущество — упрощение схемы модуля ЗУ. Схемы согласования (СС) предмазначены для согласования по нагрузкам и уровням сигналов БИС ЗУ и схем управления:

— модульное ЗУ с децентрализованной дешифрацией микросхем памяти (рис. 19, 6). При этом выборка необходимой БИС ЗУ осуществляется с помощью дешифратора (ДшСS), размещенного непосредствение в модуле. Блок временибго управления расположен или на специальном модуле, или в ЗВМ. Такой способ организации ЗУ имеет более гибкие функциональные возможности и мевышее число

соединений по сравнению с первым;

— модульное 3V с децентрализованной дешифрацией и блоком местного управления — БМУ (рис. 19, в). В каждом модуле памяти кроме микросхем памяти содержатся блок местного управления и все согласующие схемы, а также дешифратор выбора микросхем (ДшСS). Недостаток такой организации 3V — усложнение самого модуля. Преимущество — однотипность схемы модуля и упрощение соединений между модулями, т. е. практически это законченный блок 3V.

1.3 Особенности проектирования ОЗУ

 Основными факторами, определяющими структуру построения модуля памяти, являются входные и выходные нагрузочные характеристики БИС ЗУ и согласующих схем, а также их временные характеристики.

Нагрузка на согласующие схемы управления модуля памяти, в котором накопитель выполнен на биполярных БИС, определяется входными токами логических 0 и 1 и входными емкостями.

Выходные каскады БИС ЗУ позволяют объединять их по схеме проводного ИЛИ, так как они, как пра-

вило, выполнены по схеме с открытым коллектором или тремя состояннями. При таком объединении должны соблюдаться требования технических условий на БИС ЗУ по выхольным нагрузкам. Необходимо ничеть в виду, что БИС ЗУ на МОП-структурах, как правило, строится по схеме с тремя состояниями и имеет высокую емкосттоковую нагрузку — один вход ТТЛ-схемы. Большин-тово входимх каскадов БИС ЗУ обеспечивает совмести-мость с ТТЛ-схемами. При несоблюдении этого (например, для ЗУ на р-МОП или КМОП) применяются специальные согласующие схемы или ТТЛ-схемы с открытым коллектором.

Число БИС ЗУ, используемых в накопителе модуля, определяется независимо от способов построения накопителя [2]:

$$Q_{n\kappa} = \frac{N_n n_n}{Nn}, \tag{1.1}$$

где N_w — количество чисел (адресов) в ОЗУ; n_w — число разрядов в ОЗУ; N и n — количество чисел и разрядов в БИС ЗУ соответственно.

Объединение БИС ЗУ по входу. Под коэффициентом объединения K_{oo} по любой цепи накопителя (адресной, информационной и управления) понимается число одно-именных входов БИС ЗУ модуля ЗУ, которые необходимо подключить к одному выходу соответствующей согласующей схемы. Коэффициент объединения по адресным цепям K_{oo} и цепи режима K_{oo} wg (WR/RD) равен числу БИС ЗУ в накопителе:

$$K_{o6 A} = K_{o6 WR} = Q_{HR}$$
 (1.2)

Коэффициент объединения по информационным вход-

$$K_{\text{of DI}} = N_{\text{M}}/N. \tag{1.3}$$

Коэффициент объединения по цепям выборы микросхемы

$$K_{\text{of CS}} = n_{\text{M}}/n. \tag{1.4}$$

Коэффициент разветвления согласующей схемы K_p по любой входной цепи накопителя определяется числом одноименных входов БИС 3V, которые можно подключить к выходу согласующей схемы.

Коэффициент разветвления K_p для каждой цепн опретоков логических 0; 1 и емкостей и выбирается равным или меньшим минимального значения, получениюго из выражения работь и выбирается равным ком выражения получениюго из выражения становые и выражения получению из выражения становые и выражения выражения становые и выражения вывышения выражения вывышения вышения выше

$$K_p = \min \left\{ \frac{I_{OL}}{I_{D}}; \frac{I_{OH}}{I_{OH}}; \frac{C_L - C_H}{C_L} \right\},$$
 (1.5)

где $I_{0,1}$ $I_{0,1}$ — доперствимые E_L — емкоодные токи логических O — выходные токи логических O — ком сть нагружен согласующей схемы; C_R — монтаживя емкость входиой цел и целопителя; $I_{1,L}$ — $I_{1,L}$ — монтажива емкость входиой $I_{1,L}$ — $I_{1,L}$

Если в параметрах БИС ЗУ указаны требования по фроиту и спаду входных импульсов или требуется обеспечить высокое быстродействие модуля ЗУ (с учетом фроитов входных импульсов), то коэффициент разветвления согласующей схемы необходимо дополнительно определить из условия

$$K_{p} = \frac{t_{R \text{ aco}} t_{\text{OH}}}{2.3 U_{\text{IH min}} C_{\text{L}}}.$$
 (1.6)

Число согласующих схем m по каждой цепи накопителя

$$m = K_{cd}/K_{re} \tag{1.7}$$

При этом в (1.7) принимается большее целое число. Число согласующих схем по входиым цепям иакопителя модуля ЗУ определяется из выражения

$$m_{1 \text{wy}} = m_A + m_{DI} + m_{WB}$$
 (1.8)

Рассмотрим отдельно каждую составляющую этого выражения.
Адресная часть состоит из регистра адреса (PrA),

согласующих схем размножения адресных сигналов, подаваемых на адресные входы БИС ЗУ (СРА), и схемы дешифрации сигналов выбора микросхем памяти (ДшСS):

$$m_{\rm A} = m_{\rm pr\,A} + m_{\rm cp\,A} + m_{\rm CS}.$$
 (1.9)

Регистр адреса обычно выполияется на D-триггерах. Число разрядов (триггеров) PrA определяется из выражения.

$$m_{\text{pr}A} = \log_2 N_{\text{ss}}. \tag{1.10}$$

$$K_{pA} = \min \left\{ \frac{I_{OL}}{I_{ILA}}; \frac{I_{OH}}{I_{IHA}}; \frac{C_L - C_u}{C_{IA}}; \frac{t_{R,sos}I_{OH}}{2,3U_{IH}\min C_{IA}} \right\}.$$
 (1.11)

Число элементов в последнем ярусе каждой из b схем составляет

$$m_{\text{cp A1}} = \frac{Q_{\text{NX}}}{K_{\text{pA}}} = \frac{N_{\text{N}}n_{\text{N}}}{NnK_{\text{pA}}}.$$
 (1.12)

Если $m_{\eta,\lambda} \leqslant 1$, то схемы размножения не нужны и следует принять $m_{\eta,\lambda} = 0$. Если $m_{\eta,\lambda} \leqslant K_{p,cc}$ ($K_{p,cc}$ — нагрузочная способность согласующего элемента), то схема размножения состоит из одного яруса и число элементов (инверторо́в, формирователей), необходимых для размножения адреса, равно

$$m_{c,p,A} = b m_{c,p,Al}$$
. (1.13)
Если $m_{c,p,A_l} > K_{c,c,c}$ то схема должна быть, по крайней

мере, двухъярусной. В этом случае число элементов в предпоследнем ярусе определяется по формуле

$$m_{c,p A2} = m_{c,p A1}/K_{p,c,c}$$
 (1.14)

Если $m_{c,p,A2} \le K_{p,c,o}$ то схема размножения является двухъярусной и, следовательно,

$$m_{c,p,A} = b(m_{c,p,A1} + m_{c,p,A2}) = \log_2 N(m_{c,p,A1} + m_{c,p,A2}).$$
(1.15)

Если $m_{\text{с.р.}A2} > K_{\text{р.с.c.}}$, то необходим еще один ярус, число элементов в котором определяется описанным выше способом.

Из приведенных рассуждений следует, что число ярусов в схеме размножения адреса определяется по формуле

$$d_{c,p,A} = \log_{K_{p,c}}(Q_{MX}/K_{p,A}), \qquad (1.16)$$

а число элементов, необходимых для реализации схемы размножения адреса, равно

$$m_{c,p,A} = \log_2 N(m_{c,p,A1} + m_{c,p,A1}/K_{p,c,c} + m_{c,p,A1}/K_{p,c,c}^2 + ...).$$
(1.17)

Дешифратор выбора микросхем ДшСS преднавначен подачи сигнала обращения (СО) на вход СS голько одной из строк микросхем памяти накопителя в каждый момент времени. Число выходов дешифраторов определяется как

$$S = N_v/N$$
. (1.18)

Число входов ДшСS определяется из формулы.

$$q = \log_2 N_{\text{M}} - \log_2 N + 1. \tag{1.19}$$

Число элементов дешифратора ДшСS, выполненного на элементах малой степени интеграции (например, И—НЕ), равно

$$m_{CS} = \frac{K_{ob CS}}{K_{occ}} S = \frac{N_w n_w}{N_D K_{occ}}$$
 (1.20)

Коэффициент разветвления K_{PCS} определяется по формулам (1.5) и (1.6) с учетом параметров входа CS БИС ЗУ.

Число согласующих схем по входным информационным цепям накопителя определяется из соотношения:

$$m_{\rm DI} = \frac{K_{\rm of DI}}{K_{\rm n DI}} n_{\rm M} = \frac{N_{\rm w} n_{\rm w}}{N K_{\rm n DI}}.$$
 (1.21)

Число согласующих схем по цепи режима (WR/RD) определяется по формуле для одной адресной цепи:

$$m_{WR} = m_{WR1} + m_{WR1}/K_{p.c.c} + m_{WR1}/K_{p.c.c}^2 + ...,$$
 (1.22)

гле

$$m_{WR1} = Q_{ss}/K_{pWR} = N_{M}n_{M}/(NnK_{pWR}).$$

Объединение БИС ЗУ по выходу. Для увеличения информационной емкости выходы БИС ЗУ объединяют по проводному ИЛИ. В каждый момент времени можно выбрать только одну из объединенных микросхем ЗУ. При объединения БИС ЗУ по логическому ИЛИ яходные нагрузочные характеристики рассчитываются аналогично характеристикам на логических микросхемах ТТЛ-нипа.

При объединении БИС ЗУ по проводному ИЛИ тре-




Рис. 1.10. Выходные цепи БИС ЗУ с открытым коллектором (ОК)

a — режим логического 0; b — режим логической 1

буемый коэффициент объединения по выходу в каждом разряде модуля ЗУ определяется как

$$K_{060} = N_M/N.$$
 (1.23)

Нагрузка на выбранную БИС ЗУ в схеме с открытым коллектором (рис. 1.10) определяется по формулам

$$I_{LH} = I_{OH} + (K_{o6 OI} - 1)I_{LO} + zI_{IH} + I_{RI}; C_L = (K_{o6 OC} - 1)C_O + zC_I + C_{MS}$$
(1.24)

где $I_{\rm LH}$ — ток в режиме логической I через резистор $R_{\rm L}^*$ $I_{\rm DH}$ — ток через выбранную БИС ЗУ; $I_{\rm HH}$ — входной ток логической I одной цепи натрузки; $I_{\rm RI}$ — ток через резистор $R_{\rm I}^*$; $K_{\rm sol}$ — коэффициент объединения по выходу при токовой нагрузки; $C_{\rm O}$ — выходная емкость одной БИС ЗУ; $C_{\rm I}$ — входная емкость одной цепи нагрузки; $C_{\rm w}$ — емкостф монтажа; $K_{\rm sol}$ с— коэффициент объединения по выходу при емкостной нагрузке; $I_{\rm LO}$ — выходной ток утечки невыбранной-БИС ЗУ.

Нагрузка на выходе выбранной БИС ЗУ с тремя состояниями (рис. 1.11) определяется как

$$C_{L} = (K_{o6 OC} - 1)C_{O} + zC_{I} + C_{wi}$$

$$I_{OH} = (K_{o6 OI} - 1)I_{LOH} + zI_{IH};$$

$$I_{OL} = (K_{o6 OI} - 1)I_{LOL} + zI_{IL}$$

$$(1.25)$$

гле I_{11} . — входной ток логических 1 и 0 одной цепи нагрузки; $K_{\infty 01}$ — коэффициент объединения по выходу при токовой нагрузке; I_{101} . I_{104} — выходные токи логических 0 и 1 в невыбранных БИС ЗУ (выходные токи утечки).


Допустимый коэффициент объединения по выходу при емкостной нагрузке для схем с ОК и тремя состояниями определяется из неравенства

$$K_{\text{of OC }_{\text{ROB}}} \leqslant \frac{C_{\text{L aon}} + C_{\text{O}} - zC_{\text{I}} - C_{\text{N}}}{C_{\text{O}}}, \tag{1.26}$$

где Сьдоп — допустимая емкость нагрузки БИС ЗУ.

Кроме того, коэффициент объединения при токовой нагрузке для схемы с ОК:

$$K_{\text{of OI aon}} \leqslant \frac{I_{\text{LH}} - I_{\text{OH}} + I_{\text{LO}} - zI_{\text{IH}} - I_{\text{RI}}}{I_{\text{LO}}};$$
 (1.27)



Р н с. 1.11. Выходные цепн БИС ЗУ с тремя состояниями

для схемы с тремя состояниями:

— в режиме, логического 0:

$$K''_{06 \text{ O I gor}} \le \frac{I_{\text{OL}} + I_{\text{LOL}} - zI_{\text{IL}}}{I_{\text{LOL}}};$$
 (1.28)

в режиме логической 1;

$$K'_{\text{06 O I non}} \leqslant \frac{I_{\text{OH}} + I_{\text{LOH}} - zI_{\text{IH}}}{I_{\text{LOH}}}.$$
 (1.29)

Допустимый коэффициент объединения по выходу выбирается из (1.26) - (1.29) по меньшему значению $K_{\rm o6, O, aore}$ Если $K_{\rm o6, O, aore}$ то выходы БИС ЗУ объе-

диняются по схеме проводиого ИЛИ. Если $K_{06} \odot K_{06} \odot_{\text{дов}}$ то все выходы делятся на группы. Число групп

$$m_{OBK} = K_{of O}/K_{of O Aon}$$

$$(1.30)$$

Выходы БИС ЗУ, принадлежацие одной группе, объединяются по скеме проводиого ИЛИ, а отдельные группы— по схеме логического ИЛИ. Для БИС ЗУ с ОК требуется дополнительный внешний резистор, в время как для БИС ЗУ с трему состояниями этого ие требуется, поскольку выходной каскад сам является активным источинком тока.

Сопротивление $R_{\rm L}$ в схеме с ОК определяется минимальным и максимальным значениями допустимых уровней и выходе БИС ЗУ. При этом максимальное значение $R_{\rm Lim}$ маходится из условия, при котором все выходы микросхем имеют значение логической I (высокий уровень):

$$R_{\text{L max}} = \frac{U_{\text{n min}} - U_{\text{OH min}}}{I_{\text{OH}} + zI_{\text{IH}} + (K_{\text{od}} - 1)I_{\text{LO}}},$$
 (1.31)

а минимальное значение $R_{\text{L} \, \text{min}}$ — из условия, при котором один из выходов микросхем имеет значение логического 0 (низкий уровень):

$$R_{\rm L\,min} = \frac{U_{\rm n\,max} - U_{\rm OL\,min}}{I_{\rm OL} - zI_{\rm IL}}.$$
 (1.32)

В (1.31) и (1.32) $U_{\rm mmx}$ и $U_{\rm mmi}$ — максимальное и минимальное напряжения питания микросхем; $U_{\rm otm}$ — минимальное уровни логической 1 и логического 0: $I_{\rm oth}$ о_{$\rm otm}$ — выходиой ток логических 1 и 0 микросхемы 3У; $I_{\rm in}$, $I_{\rm in}$ — коходиой ток логических 1 и 0 схемы нагрузки; $I_{\rm io}$ — выходиой ток невыбраниой схемы; $K_{\rm oto}$ — число объединениях выходов микросхемы 3У; z — число входов схем магрузок.</sub>

Значение резистора R_L должно изменяться в пределах

$$R_{\text{L min}} \leqslant R_{\text{L}} \leqslant R_{\text{L max}}$$
 (1.33)

Если при расчете $R_i < 1$ КОм, то, чтобы выполнить требования ТУ из ИС ТТЛ-нти $(R_1 - \text{нагрузка ИС ЗУ})$, необходимо между выходом БИС ЗУ и общей шиной вылючить дополнительный резистор R1, сопротивление которого определяется из соотношений:

$$\frac{1}{R_{1}} = \frac{1}{R'_{\text{SMS}}} - \left(\frac{1}{R_{0}} + \frac{z}{R_{1H}} + \frac{K_{\text{of }0} - 1}{R_{\text{LO}}}\right); \tag{1.34}$$

33

$$\frac{U_{\text{OH mis}}R_{\text{L}}}{U_{\text{m mis}} - U_{\text{OH mis}}} \leqslant R'_{\text{5KB}} \leqslant \frac{U_{\text{OH max}}R_{\text{L}}}{U_{\text{n max}} - U_{\text{OH max}}}, \tag{1.35}$$

где $R_{\rm im}$ — суммарное значение сопротивления параллельно включенных резисторов R_1 , $R_{\rm IM}/Z$ (входное сопротивление логических схем в режиме логической 1), R_0 (выходное сопротивление выбранной ИС ЗУ) и $R_{\rm LO}/(z-1)$ (выходное сопротивление невыбранных ИС ЗУ).

Обычно принимают $R_1 \approx R'_{2KB}$

Выбор значений сопротивлений R_L и R_1 влияет на быстродействие модуля ЗУ. Действительно, емкость СГ, на выходе БИС ЗУ (после окончания сигнала ССS) заряжается в течение времени t_{REC} (когда все БИС ЗУ находятся в закрытом состоянии) через сопротивления R_L и R_L . Пои этом длигельность фольти

$$t_P = 2.3R_{ave}C_1'$$
. (1.36)

где

$$R_{9KB} \approx R_L R_1 / (R_L + R_1);$$

 $C'_1 = K_{od} \circ C_0 + zC_1 + C_{W}.$

Необходимо, чтобы выполнялось условне

$$t_R \leqslant t_{RA00b}$$
 (1.37)

где t_{R лоп} — допустнмая по ТУ длятельность фронта снгнала, подаваемого с БИС ЗУ на следующую ИС.

Учнывая (1.34) — (1.37), можно определять допустный коэффициент объединения БИС ЗУ по выходу по быстролействию:

$$K_{\text{of O Aon}}^{t} \le \frac{t_{R,\text{Aon}}}{2.3 \frac{R_L R_1}{R_L + R_1} (C_{\text{L,Aon}} + C_{\text{O}} - zC_1 - C_{\text{w}})}$$
 (1.38)

После выбора сопротнялений R_L и R_1 необходимо провернть условне (1.38) и внести коррективы в значение K_{MO} выбрав минимальное целое.

Число согласующих микросхем по выходу Нк модуля ЗУ для всех разрядов определяется исходя из формулы

$$m'_{OBK} = m_{OBN} n_{M}. \tag{1.39}$$

Число корпусов микросхем, используемых в модульном ЗУ, определяется исходя из соотношения

$$m_{\text{корп.зу}} = Q_{\text{нк}} + \frac{\log_2 N_{\text{w}}}{Q_{\text{pr A}}} \Big|_{6\text{u}} + \frac{\log_2 N \left\{ m_{\text{cpA1}} + \frac{m_{\text{cpA1}}}{K_{\text{pcc}}} + \frac{m_{\text{cpA1}}}{K_{\text{pcc}}^2} + \dots \right\} \Big|_{6\text{u}} + \frac{\log_2 N_{\text{w}}}{Q_{\text{cpA}}} \Big|_{6\text{u}} + \frac{\log_2 N_{\text{w}}}{M_{\text{cpA1}}} \Big|_{6\text{u}} + \frac{m_{\text{cpA1}}}{M_{\text{cpA1}}} \Big|_{6\text{u}} + \frac{m_{\text{cpA1}}}{M_{\text{cpA1$$

$$+\frac{N_{u}n_{u}}{N_{H}K_{\rho} c_{s}Q_{C}} \left|_{a_{0}} + \frac{N_{u}n_{u}}{Q_{0}NK_{\rho} p_{0}}\right|_{a_{0}} +$$

$$+\frac{\left(\frac{m_{w|q} + \frac{m_{w}q_{1}}{K_{\rho} c_{s}} + \frac{m_{w}q_{1}}{K_{\rho} c_{s}}\right)}{Q_{w}} \left|_{a_{0}} + \frac{m_{u}n_{u}}{Q_{0}}\right|_{a_{0}}, \quad (1.40)$$

гле $Q_{pr.h.}$ $Q_{c.p.h.}$ $Q_{c.p.h.}$ $Q_{0.h.}$ $Q_{Wh.}$ $Q_{0..}$ — число элементов в одном корпусе выбранной микросхемы соответственно для регистра адреса, схемы размижения адреса, дешифратора ДШСS, входной разрядной цепи, цепи режима, выходной цепи в модуле 3V; 6u — ближайшее большее целое число.

Расчет потребляемой мощности. Мощность, потребляемая модулем ЗУ, определяется потребляемыми мощностями накопителя и схем управления и согласования:

$$P_{\text{nor. 3V}} = P_{\text{nor. HK}} + P_{\text{nor. ynp}} \tag{1.41}$$

В некоторых БИС ЗУ, например в тактнруемых ОЗУ, потребляемая мощность в режимах обращення и храненяя разная. Поэтому суммарияя мощность потребления накопителя, построенного на таких БИС ЗУ, определяется соотношениями времени выборки и цикла обрашения:

$$\begin{split} P_{\text{BOT. NK}} &= P_{\text{BOT. XP}}(Q_{\text{NK}} - \frac{n_{\text{w}}}{n}) + P_{\text{BOT. 06p}} \frac{n_{\text{w}}}{n} \frac{t_{\text{W}(CS)}}{t_{\text{CY}}} + \\ &+ P_{\text{BOT. XP}} \frac{n_{\text{w}}(t_{\text{CY}} - t_{\text{W}(CS)})}{nt_{\text{CY}}}. \end{split} \tag{1.42}$$

Временные характеристики модуля ЗУ. При расчете временных характеристик модуля ЗУ $(t_{A(\lambda)}, y_{D}, t_{C(\lambda)})$ исс ходят из временных лараметров БИС ЗУ и задержек в схемах управления модуля ЗУ. Время выборки ЗУ больше времени выборки БИС ЗУ — $t_{A(\lambda)}$ на величину задержки $f_{D(\lambda)}$ на РГА, СРА, Дш СS и в выходных цепях:

$$t_{A(A)}_{ODA} = t_{A(A)} + t_{DPrA} + \max\{t_{DCpA}, t_{DAwCS} - t_{SU(A-CS)}\} + t_{DDO}$$
 (1.43)

где $t_{\rm Dpr A}, t_{\rm Dc.p.A}, t_{\rm D, Zu.CS}, t_{\rm DDO}$ — соответственно задержки элементов цепей регистра адреса, схемы размножения адреса, дешнфратора CS и выходных цепей в модуле 3V.

Время цикла обращения, как правило, превышает время цикла обращения к БИС ЗУ на значение задержки сигнала в адресной части модуля ЗУ:

$$t_{\text{CY 3y}} = t_{\text{CY}} + t_{\text{D prA}} + \max\{t_{\text{D c.p.A}}, t_{\text{D.J.w.CS}} - t_{\text{SU(A}^-\text{CS)}}\}.$$
(1.44)

В некоторых БИС ЗУ имеется регистр адреса. В этом случае задержка $t_{\rm D\,pr\,A}$ не учитывается.

1.4 Контроль ОЗУ

■ Работоспособность БИС ЗУ определяется посредством контроля статических, динамических параметров и функционнрования на алгоритмических тестах. Работоспособность модулей, блоков и систем ОЗУ проверяется на тех же алгоритмических тестах, которые позволяют определить иаличие неисправности в объекте и место иенеправности (задача диагиостики).

Кроме того, при функциональном контроле определяется зона работоспособности объекта в температурном диапазоне и при изменении питающих напряжений. Методы функционального контроля (ФК) основаны на сравнении с эталонными сигналами выходных реакций проверяемого ОЗУ из заданные входные воздействия. Главным элементом системы ФК ввляется генератор тестов, предивазначенный для формирования последовательности тестируемых и эталонных сигналов по заданному закону.

А Наборы входимх сигналов, задаваемые в виде машинных слов (ходов), определяют порядко обращения к элементам и микросхемам памяти и последовательность выполняемых операций. Заключение о правильности функционирования ЗУ делают либо по результатам выполнения очередного элементарного теста (останов по ошибке), либо по конечному результату выполнения полного теста. Эффективность ФК определяется главиым обазами посторением теста.

Существуют различные способы генерации тестовых последовательностей для контроля 3V [9]. Наиболее широко используются алгоритмические функциональность элементарных тестов, изменяемых по известному закону (алгоритму). АФТ должны обладать дрямя противоречивыми свойствами: с одной стороны, обеспечивать достаточную полноту контроля, а с другой—быть достаточную полноту контроля, а с другой—быть достаточно короткими по времени, чтобы обеспечить производительность проверки 3V при большой информационной емкости. Непосредственный перебор всех 2^{V+K} возможных состояний ОЗУ (N- чисо арукиминовальных вкодов) обеспечить изменяющим обеспечить достаточную информационной смости.

нереален при N > 64 К бит. Поэтому алгоритмы Φ К имеют ограниченный набор входных тестовых комбинаций (циклов обращения), обнаруживающих типовые от-

казы в дешифраторе и накопителе ОЗУ.

В последнее время получили распространение псевдослучайные тесты, вырабатываемые специальными генераторами. Аппаратурные затраты при этом минимальны, выходная информация сворачивается в сигнатуру, которая ввялется фиксированной для данного временного интервала теста [10]. Формирование сигнатуры происходит с помощью 16-разрядного последовательного регистра сдвита с обратными связями. В качестве генератора входных воздействий, как правило, при этом поименяется двочный счетчик.

Разрабогка АФТ для ЗУ сложиа, так как существуют харакгерные нексправности, которые нельзя рассматривать как 6 или 1, например одновременный выбор нескольких адресов в ЗУ, отсутствие выборки или неодноначность ее при отказе в дешифраторе адреса. Еще одним важным фактором, влияющим на правильность функционирования, являются временийе характеристики (время выборки, время восстановления). Таким образом, АФТ должны учитывать при контроле, не приводят ли эти характеристики к сбоям в работе. Кроме того, на работу оказывают визиние эффекты, связанные с топологией и особенностью схемотехники и технологии примнемых БИС ЗУ. Поэтому наиболее эффективными являются АФТ, учитывающие все особенности структуры и схемы ЗУ

В табл. 1.7 дан ряд типовых алгоритмов ФК ЗУ [9], имеющих практическое применение. По числу циклов обращения к тестируемому ОЗУ, выраженному через его информационную емкость N слов, алгоритмы ФК делят-

ся условно на три типа: N, N^2 , $N^{3/2}$.

Линейные алгоритмы типа И используются для предзарительной оцеки ОЗУ на отсустение катастрофических ненсправностей. Для контроля ОЗУ из линейных тестов практически пригоден лишь «Марш», так как достоверность контроля другими линейными алгоритмами иедостатовна

Квадратичные алгоритмы типа N^2 являются наиболее типов. Попарные передачи ниформации между любыми парами элементов памяти позволяют эффективно обнаруживать как статические, так и динамические отказы

Наименование АФТ	Длительность АФТ в циклах	Проверяющая- способность теста					
Последовательная за-		Наличие одного годиого					
пись н считывание Шахматный код	4 N 4 N	ЭП (отсутствие записи) Запись, отсутствие выбор					
Считывание и запись в	5 <i>N</i>	ки в дешифраторе Накопитель, дешифратор					
прямом и обратном на-		время выборки					
Последовательное за-	10 <i>N</i>	То же					
полнение со считыванием (Марш)	140	-					
Диагональ	$2(N+2N^{1/2})$	Дешифратор адреса, за- пись					
Четность (нечетность)	4 <i>N</i>	Дешифратор адреса					
Обращение по прямому и дополняющему адресам	10N	Дешифратор, накопитель время выборки					
Обращение к соседним	128N	Взаимное влияние ЭП в					
Считыванне по столб-	8 <i>N</i>	накопителе Неоднозначность выбор-					
Бегущая 1 (0)	$2(N^2 + 2N)$	ки, отсутствие записи Влияние записи в ЭП на сохраниость информации в					
Попариое считывание	$2(2N^2 + 2N)$	Нк Накопнтель, дешифратор					
(Пинг-понг) Попарное считывание с	$2(3N^2 + 3N)$	время выборки					
иодификацней (Галоп)		То же					
Попариая запись-счи- гывание	2(4N ² - 2N)	Накопитель, дешифратор временные параметры, вза имное влияние ЭП-накопи теля					
Попарная запись-счи- гывание с полным пере- бором	$2(8N^2 - 8N)$	То же					
Бегущий столбец Бегущая строка	$2(N^{3/2} + 3N)$	 Дешнфратор, накопитель То же 					
Попарное считывание	$2(N^{3/2} + 3N)$ $2(N^{3/2} + 3N)$ $2(2N^{3/2} + 3N)$	Накопитель, дешифратор					
Попарное считывание	$2(2N^{3/2}+3N)$	То же					
Попарное считывание по строке и столбцу (Бат-	$2(4N^{3/2}+6N)$	>					
герфляй) Попарное считывание	$2(2N^{3/2}+3N)$	>					
о диагонали Сдвигаемая диагональ	$2(N^{3/2} + 3N)$	>					

ЗУ. Применение квадратичных алгоритмов ограничивается резким ростом длительности контроля с узеличением емкости ЗУ.

Алгоритмы типа $N^{3/2}$ являются компромиссом между длятельностью и достоверностью контроля памяти. Они широко используются при контроле ОЗУ большой ем-

костн.

Для контроля временн регенерацин динамических ОЗУ нспользуют специальные алгоритмы, позволяющие фиксировать паузы между циклами обращения к каждому (или группе) элементу памяти.

Ниже приводятся описания некоторых тестов ФК [1]. Алгоритмические функциональные тесты типа N.


Т е с т «М а р ш» (рис. 1.12). Последовательно по всем адресам с $A_1 = A_0$ до $A_1 = A_{N-1}$ пронаводится запись информации T = 0 (запись фона 0). Для каждого адреса считывается информация T и записывается $A_1 = A_0$ до $A_1 = A_{N-1}$ считывается информация T и записывается T при намененин адресо от A_{N-1} до A_0 (обратный перебор). Затем считывается информация T и записывается T при няменени адресов от A_{N-1} до A_0 (обратный перебор). Затем считывается информация T и записывается T при няменении адресов от A_{N-1} до A_0 (Обратный перебор). Затем считывается информации (запись фона 1) и цикл провержи повторяется.

Тест «Днагональ» (рнс. 1.13). Последовательно по всем адресам призводится запись фона 0. По всем адресам, у которых совпадают номер строкн и столбца (днагональ), т. е. А₁ = А₁, записывается ниформация Т. Далее происходит считывание информации по адресам А₁, меняющимся по столбцам в соответствин с алгоритмом. Производится инверсия фоновой информации запись фона 1) и цикл проверки повтооряется.

Тест «Четность — нечетность адреса» (рис. 1.14). Последовательно по всем адресам, у которых число единиц в адресном коде четно, записывается прямая информация T, а если нечетно, то записывается T. Ииформация считывается последовательно по адресам от A_0 до A_{x-1} . По всем адресам, у которых число единиц в адресном коде четно, записывается T. Затем информация T, а если нечетно, записывается T. Затем информация T, а сил нечетно, записывается T. Затем информация считывается последовательно по адресам от A_0 до A_{x-1} .

Алгоритмические функциональные тесты типа N^2 .

Тест «Бегущая $1 \ (0)$ » (рнс. 1.15). В первый контрольный адрес $A_k = A_0$ записывается инверсиая ин-



формация \tilde{T} , а во все другие — прямая информация I. Информация считывается последовательно с $A_1=A_1$ до A_{N-1} . Последней считывается информация \tilde{T} по адресу A_k с последующей записью в него информации T. Эта последовательность повторяется для адресов $A_k=A_1$ и T. T. до $A_k=A_{N-1}$. Затем производится инверсная информация в контрольном адресе A_k и техущих адре-

сах А, и цикл проверки повторяется.

Тест «Галоп» (рвс. 1.16). В первый контролируемый адрес $A_k = A_0$ записывается информация T_i а во все другие адреса $(A_1 = A_1)$ $(A_1 = A_{n-1})$ — информация T_i . Последовательно считываются адреса $A_1 = A_1$, $A_1 = A_2$, $A_1 = A_3$, $A_2 = A_3$, $A_3 = A_4$, $A_4 = A_3$, $A_4 = A_4$

Аз и цилл проверки повториется. Тест «П о п а р на я з а п и с ь - с ч и т ы в а н и е с п о л я ы м п е р е б о р о м» (рис. 1.17). Последовательно по всем адресам производится запись фона 0. В адрес $A_1 = A_1$ записывается информация T_1 а в адрес $A_2 = A_1$ и информация T_1 затем происходит считывание информация из адресов $A_1 = A_1$ и $A_2 = A_2$ в адресов $A_1 = A_1$ и $A_2 = A_2$ в адресов $A_1 = A_1$ и $A_2 = A_2$ в адресов $A_3 = A_3$ дит. T_4 до $A_4 = A_4$ и T_4 с контрольным адресом $A_3 = A_3$ далее цилл проверки повторяется для адресов $A_4 = A_4$, $A_4 = A_2$ и T_4 , T_4 и T_5 и T_6 и T_6

Рис. 1.12. Алгоритм теста «Марш».

Здесь и далее принимается:

[«]Контроль» — сравневие считанию информации с тилониой: h_1 — техущий дагрее мейки [1,M] — совержное ячейки с дверсом h_0 T — информации логической 1. В структурных схемах дагролично элементы матрим павиля потут месть либо один ивлее C, изменяющейся от O до M — I, T де A_{N} — контролируемый дарес, либо двойной выдест дверсом C — C





Рис. 1.13. Алгоритм теста «Диагональ»

Алгоритмические функциональные тесты типа $N^{3/2}$. Тест «Бегу щий столбец» (рис. 1.18). В адреа первого столбца A_{1R} . записывается информация \overline{T} , в остальные адреса — информация T. Все адреса по-

следовательно считываются с последующей записью в адреса первого столбца информации Т. Далее последовательность операций повторяется для адресов второго столбца и т. д. до последнего.

Тест «Баттерфляй» (рис. 1.19), В первый контролируемый адрес А сп = Апп заинформаписывается ция \bar{T} , а во все другие адреса (текущие адреса Ап) — информация Т. Адрес А св попарно считывается с адресами первой строки и первого столбца. В адрес Ась записывается информация Т и считывается по этому адресу. Далее информация Т записывается в адрес А св = Аот: попарное считывание адреса Ан происходит с адресами первой строки и второго столбца. Эта последовательность осуществляется всех адресов А ср от первой до последней строки; при этом попарное



Р и с. 1.14. Алгоритм теста «Четность — нечетность адреса»

считывание осуществляется для контролируемого адреса A_{SR} и текущих адресов A_{IJ} строки и столбца, на котором расположен контролируемый адрес A_{SR} Затем происходит запись инверсиой информации в адрес A_{SR} и текущие адреса A_{IJ} и цики, проверки повтооряется.

Тест «Сдвигаемая диагональ» (рис. 1.20). Последовательно по всем адресам записывается информация Т. В адреса центральной диагонали записывается информация Т. Далее происходит считывание информация из адресов по столбцам. Налогичная операция





Рис. 1.15. Алгоритм теста «Бегущая 1 (0)»



Р и с. 1.16. Алгоритм теста «Галоп»





Рис. 1.17. Алгоритм теста «Попариая запись-считывание с полным перебором»

повторяется для всех адресов нецентральных диагоналей, число которых равно $\sqrt{N}-1$. Затем происходит инверсия информации и цикл проверки повторяется.

Рассмотренные выше АФТ проверяют одновременно все разряды модуля (блока) ОЗУ и последовательно БИС ЗУ, принадлежащие каждому разряду, при этом в табл. 1.7 длительность АФТ увеличивается в χ_{∞} 0 раз.



Р и с. 1.18. Алгоритм теста «Бегущий столбец»





Рис. 1.19. Алгоритм теста «Баттерфляй»



Р и с. 1.20. Алгоритм теста «Сдвигаемая диагональ»: Р, Q — промежуточные переменные

Для контроля взаимодействия разрядов, как правило, примейявлогя тесты типа «Бегуций о (1)» кли «Попарная запись-считывание», т. е. те тесты, которые записывают и считывают в данный (контролируемый) разрядов, Обычно каждый в отдельности АФТ не может решить полностью здании эффективного контроля любых типов ЗУ. Поэтому необходимо для ФК ЗУ применять совокупность рассмотренных тестов. При этом следует учитывать структуру ЗУ, емкость и быстродействие. Для обсепечения рабогоспособности модулей (блоков) ЗУ следует проводить ФК при граничных питающих апражениях, а иногдя и при крайних температурах.

1.5 Практический расчет модуля ОЗУ среднего быстродействия

Рассмотрим пример расчета модуля статического ОЗУ с ниформационной емкостью $N_{\rm w}$ слов и $n_{\rm w}$ разрядов. Как правило, $N_{\rm w} > N$ и $n_{\rm w} > n$.

Модуль ОЗУ построим по структурной схеме, приведенной на рис. 1.9, в.

Запомниающее устройство в соответствии со структурной схемой состоит из накопителя, адреской части, включавшей в себя регистр адреса (PrA), сему размижения адреса (PrA), пецифратор выбора микросхем (Дш СS), разрядной части (регистра числа — PrU) и блока местного управления (БМУ).

Прямем для определенности $N_{\star}=6$ К. $n_{\star}=16$. Предпосиям, что в мачетем мироксхмы ламиты виковителя используется ВИС ЗУ типа КБ4 ГРУЗ, статические и динамические параметры которой приведены соответственно в табл. 12 и 13. В качестве сесму прявления наколический образования, использования образования, необходим в 15. В 111 и оценны ориентировонные ответствые методиков, использования образования, необходим образования, чеобходим образования, чеобходим образования о

Накопитель, как правило, представляет собой прямоугольную матрицу микросхем памяти, имеющую N_w/N строк и n_w/n столбцов.

В соответствии с (1.1) общее количество микросхем в накопителе модуля ЗУ

$$Q_{\text{HK}} = (64 \text{ K}/16 \text{ K}) (16/1) = 64.$$

Регистр адреса обычно выполияется на D-триггерах, например КМ555TM8 (4D триггера находится в корпусе). Число разрядов определяется из (1.10):

$$m_{PrA} = 16.$$

Для построения схемы размиожения адреса используем элементы $K555.\Pi H1 - 6$ имверторов в одном корпусе, имеющих следующие параметы $[11]: I_{0.1} = 8$ мА; $I_{OH} = 0.4$ мА, $C_{L.lin} = 150$ п Φ .

По (1.11) определим значение Кол.

$$K_{pA} = min \left\{ \frac{8 \text{ MA}}{0.5 \text{ MA}}; \frac{0.4 \text{ MA}}{0.04 \text{ MA}}; \frac{150 \text{ n}\Phi - 15 \text{ n}\Phi}{3 \text{ n}\Phi} \right\} = 10.$$

В соответствии с (1.12) число элементов в последнем ярусе СРА $m_{\rm ext} = 64/10 \approx 7$

так как $m_{c,p,Al} < K_{p,qr,A}$ (нагрузочной способности элементов регистра апреса). то схема размноження состоит из одного яруса.

При этом в соответствии с (1.13):

$$m_{c.o.A} = 1.4 \cdot 7 = 98.$$

Рассчитаем дешифратор выбора микросхем (Дш CS). В соответствин с (1.18) число выходов дешифратора CS S = 4, а в соответствии с (1.19) число входов Π ш CS a = 3.

Постронм Дш CS на элементах К555ИД4 (сдвоенный дешнфратор на два входа и четыре выхода).

По (1.11) находим эначение $K_{p \text{ CS}}$:

$$K_{PCS} = \min \left\{ \frac{4 \text{ MA}}{0.5 \text{ MA}}; \frac{0.4 \text{ MA}}{0.04 \text{ MA}}; \frac{150 \text{ n}\Phi - 15 \text{ n}\Phi}{3 \text{ n}\Phi} \right\} = 8.$$

По (1.4) определяем коэффициент объединения по цепи CS накопителя

$$K_{ob CS} = 16/1 = 16$$
.

Так как $K_{p \in S} < K_{sd \in S}$, то на каждый выход дешифратора CS необходимо поставить согласующую схему (размиожитель сигиала CS).

В качестве согласующей схемы выберем микросхему К555ЛИ1 (четыре элемента 2И в одном корпусе). По (1.20) определям число согласующих схем дешифратора СS:

$$m_{CS} = 16 \cdot 4/8 = 8$$
.

Определнм число корпусов интегральных микросхем адресной части:

$$Q_{\text{корп A}} = \frac{16}{4} (\text{ТМ 8}) + \frac{98}{6} (\text{Л H 1}) + \frac{8}{4} (\text{ЛИ 1}) + \frac{4}{4} (\text{ИД 4}) =$$

= 24 корпуса.

Раэрядная часть включает в себя регистр числа и схемы согласования (раэмножения) входных данных.

 $K_{\infty 0} = 64 \text{ K}/16 \text{ K} = 4.$ По (1.26) — (1.29) найдем допустимый коэффициент объедииення по выхолам:

 $K'_{ob Ol son} = (5,2 + 0.05 - 0.02)/0.05 \approx 100$

$$K_{\text{of OC ans}}^{"} = (8 + 0.04 - 0.36)/0.04 \approx 190;$$

 $K_{\text{of OC ans}} = (100 + 6 - 3 - 15)/6 \approx 14.$

Принимаем $K_{\rm sd\;0,nom}=14$. Таким образом, $K_{\rm od\;0,nom}>K_{\rm od\;0}$, поэтому высоды БИС ЗУ объеднияем по четыре по схеме проводного ИЛИ. В качестве регистра числа применим микросхему K555KГПЗ

(четыре двухвходовых мультнплексора с эапомнианием). По (1.3) определям коэффициент объединення по входным ниформационным целям наконителя:

$$K_{\text{of DI}} = 64 \text{ K/16 K} = 4.$$

На выходе регистра применим буферные усилители К555.1ПВ с тремя состояниями, что позволит организовать общую магистраль входных н выходных данных, а также возможность наращивания информационной емкости ЗУ, объединяя несколько модулей по проводному И/ЛИ.

Выходы регистрв числа подаем на входы D1 накопителя, при этом в соответствии с (1.11)

$$K_{\text{pDI}} = \min \left\{ \frac{4 \text{ MA}}{0.86 \text{ MA}}; \frac{0.4 \text{ MA}}{0.06 \text{ MA}}; \frac{(150 - 15) \pi \Phi}{(3 + 3) \pi \Phi} \right\} = 4.6.$$

Так как для элемента К555КП13 $K_{\rm PDI} > K_{\rm od}$ пакопителя, то согласующих схем по DI для накопителя не ставим. Для данного случая число корпусов разрядной части

$$Q_{\text{DIO}} = \frac{16}{4} (\text{K}\Pi \ 13) + \frac{16}{4} (\text{J}\Pi \ 8) = 8.$$

Блок местного управления (БМУ) предназначен для выработки сигналов, управляющих работой регистров и накопителя, если пропессор не может обеспечить подачу этих сигналов в модуль (блок) ЗУ.

На вход БМУ поступает сигнал обращения (СО) к данному мозуло (блоку) и сигнал режима работы (записл-считавляне - WR/RD). БМУ может быть построен на различых логических элементах, на пример ва наверторах с применением // Спепочек / диний задержек) или на одиовибраторах (АГ1, АГ3). Если есть задвошая частога сикронивалии с процессора, то БМУ можно выполнить в виде распределительного устройства, выполненного различными способами. Например, в качестве БМУ каможно применение контролеров WR/RD разно оборуденно одного из даренал сигналов, т. е. в соответствия с (СТ) с в соответствия с СТ, е. в соответстви с СТ, е. в соответстви

$$m_{WR} = \frac{64 \text{ K} \cdot 16}{16 \text{ K} \cdot 10} = 6.4.$$

1.6 Основные направления

развития ОЗУ среднего быстродействия

Развитие ОЗУ среднего быстродействия ожидается по следующим направлениям:

улучшения технических характеристик — увеличения информационной емкости, повышения надежности, снижения потребляемой мощности;

улучшения конструктивных параметров — снижения массы и габаритных размеров;

 расширения функциональных возможностей модулей ОЗУ.

У величение информационной емкости модулей ОЗУ и симжение потребляемой мощности обусловливаются увеличением информационной емкости БИС ЗУ, изготовленных по КМОП-технологии. По заружением протизовам к 1990—1992 гг. емкость стагчиеских СБИС ЗУ достигиет уровия 1—4 М бит. Так, в настоящее время фирма Товівы (Япония) разрабатывает

статическое БИС ЗУ емкостью 1- М бит при мощности рассеивания в активном режиме 10 мВт/1 мГц и в режиме хранения 100 мкВт. Создание таких БИС ЗУ позволит увеличить информационную емкость и снизить потребляемую мощность модулей ОЗУ в 10 раз по сравнению с

существующими в настоящее время.

Повышение надежности модулей ОЗУ будет осуществляются по пути как повышения надежности БИС ЗУ, так и применения схемных методов — введения резервирования, использования корректирующих кодов. В настоящее время отечественной промышленностью выпускается БИС К555ВЖ1, выполняющая функция обнаружения и исправления одиночных ошибок для полупроводинковых модулей ЗУ с разрядностью слова до 16. Применение корректирующих кодов позволяет значительно повыстя вадежность ОЗУ.

Увеличение плотности компоновки модулей ОЗУ осуществляется за счет выпуска БИС ЗУ в плоских малогабаритных корпусах, а также в различных кристаллоносителях (КН). Ряд фирм за рубемом выпускает многокристальные модули емкостью

256 K бит — 1 M бит.

Так, модуль НМ91М2 фирмы Harris Semiconductor (СІДА) использует 16 монолитных БИС ЗУ емкостью 8К/8 бит каждая, две ИС 8-разрядных буферов, два дешифратора. Все 20 ИС монтируются на многослойной керамической подложке, образуя модуль размеров 6,75% X3,25 см с 48 контактами, время выборки модуля ОЗУ составляет 180 нс.

За рубежом получают распространение безвыводные керамические и пластмассовые корпуса с числом выводов до 256. Достоинства таких корпусов — возможность группового изготовления, простота и надежность монтажа на стандартные печатные платы, ремонтопригодность, высокая устойчивость к внешним водействиям, малые высокая устойчивость к внешним водействиям, малые

габариты.

Продолжает расти значение многослойных печатных плат (МПП) в конструкции модулей ОЗУ, так как резко возрастает степень интеграции и быстродействие ЗУ. Современный уровень МПП-технологии позволяет изготовнать платы с проводниками шириной 0,127 мм. Одной из важнейших проблем при производстве МПП с 20 слоями и более является повышение их качества в связи с использованием все более быстродействующих и высоко-питегральных БИС ЗУ и логических ИС. Это достигается

различиыми путями: поиском новых материалов для МПП, совершенствованием технологических процессов и

оборудования для их изготовления.

ЗС и у меньшение проектных топология ВИС и у меньшение проектных топологических и орм до 1—1,5 мкм позволяет в перспективе создать БИС ЗУ с расширениями функциональными возможностями, а следовательно, и модули ОЗУ из их основе. Ожидается, что БИС ЗУ будут иметь на кристале ехемы коррекцию цинбок и самолиагностики, перестраиваемую структуру по гаубине и ширине слова, ассоциатривый поиск поты ввода-вывода и т. п.

Одинм из способов организации обмена в многомашинных комплексах, обеспечивающих высокое быстродействие системы, является использование многопортовых (двух и более) ОЗУ. Основное их отличие от обычных ОЗУ — возможность одновременного доступа исскольких процессоров к общей памяти по независимым портам ввода-вывода

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ

- 1.1. В чем заключаются основные преимущества КМОП ЗУ по сравиению с биполярными БИС?
- 1.2. Какие существуют способы увеличения информационной емкости модулей ОЗУ?
- 1.3. Какие существуют варианты организации ОЗУ?
 1.4. Как определяется число БИС ЗУ в модуле ОЗУ?
- 1.5. Как рассчитывается величина резистора на выходе БИС ЗУ с ОК?
- 1.6. Что такое АФТ для контроля ЗУ?
- 1.7. Чем отличаются АФТ типа $N, N^2, N^{3/2}$ друг от друга?

Глава

2 Сверхбыстродейстующие ОЗУ

2.1 Область применения СОЗУ

▲ Центральные устройства высокопроизводительных ЭВМ, а также другие технические средства вычислительной техники включают в себя широкий набор сверхоперативных ЗУ (СОЗУ).

Под СОЗУ понимаются устройства, период обращения к которым равен или меньше длительности машинного цикла. Типичиым СОЗУ является буфериая память. применяемая, например, в ЭВМ Единой Системы (ЕС). позволяющая сбалансировать работу быстродействующего процессора с относительно медлениой оперативной памятью. Наличие буфера, работающего с тактом процессора и имеющего емкость на 1-2 порядка меньше, чем емкость оперативной памяти, обеспечивает полиую загрузку процессора и дает возможность применить в оперативной памяти наиболее экономичные БИС ЗУ МОП-типа. Широко используются СОЗУ в качестве памяти устройств микропрограммного управления. Хотя основным рабочим режимом такой памяти является считывание информации, она в большинстве случаев реализуется на основе БИС СОЗУ. Загрузка управляющих памятей производится с виешнего иосителя, что создает удобство как при разработке, так и при совершенствовании алгоритмов управления технических средств.

Наряду с буферными и управляющими СОЗУ, имеющими в современных ЭВМ емкость от десятков до стен К байт, в осстав процессоров входят СОЗУ разнособразных иазначений относительно малой емкости: от десятков байт до нескольких К байт. До последнего времени"в качестве элементиой базы СОЗУ как малого, так

и большого объема использовались БИС ЗУ. При использовании в перспективных ЭВМ новой элементной базы матричных БИС, в частности содержащих блоки ЗУ, большая часть СОЗУ малой емкости перестанет существовать в виде самостоятельных конструктивных единиц и их разработка станет частью стандартной процедуры проектирования матричных БИС. В связи с этим рассмотрим вопросы построения СОЗУ на основе БИС ЗУ. Пля обеспечения максимального быстродействия СОЗУ необходимо использовать наиболее быстродействующие БИС ЗУ, выполненные на основе эмиттерно-связанной логики (ЭСЛ). Вопросы разработки относительно «медленных» ОЗУ, в которых могут использоваться быстролействующие БИС ЗУ МОП-типа, изложены в гл. 3. Злесь же рассмотрено создание СОЗУ на БИС ЭСЛ-типа серий 500 и 1500.

■ Известно, что быстродействие как логических, так и поминающих устройств определяется задержками распространения сигналов собственно в интегральных схемах и переходными процессами в линиях связи между имия.

Поэтому задача конструнрования СОЗУ состоит в выборе подходящих по емкости и быстродействию БИС ЗУ и объединении их таким образом, чтобы время установления переходных процессов в линиях связи было инимальным. Для решения этой задачи необходимо изучить характеристики БИС ЗУ ЭСЛ-типа и основные свойства применяемых в ЗУ линий связи.

2.2 Статические БИС ЗУ высокого быстродействия

 Наиболее быстродействующие БИС ЗУ выполняются на основе ЭСЛ. Важнейшая характеристика их — время выборки, достигаемое у лучших современных схем единиц наносекунд. Помимо высокого быстродействия БИС ЗУ ЭСЛ-типа обладают рядом других положительных качеств:

 высокой стабильностью параметров при изменении рабочей температуры и напряжения питания;

способностью работать на низкоомные согласованные линии связи;

 независимостью тока потребления от режима работы и частоты обращения.




Рис. 2.1. Типовая структурная схема одноразрядной (a) и многоразрядной (g) БИС ЗУ


Выпускаемые промышленностью БИС ЗУ ЭСЛ-тнпа являются законченными устройствами, выполняющими все функцин памяти: записи или считывания одного или нескольких (в зависимости от конструкции) разрядов данных по адресу, определяемому кодом, подаваемым на адресные входы схемы, и хранение данных. Тнповые структурные схемы одно и многоразрядной

БИС ЗУ приведены на рис. 2.1. Микросхемы БИС ЗУ содержат матрицу элементов памятн, дешифраторы строк и столбцов матрицы, управляемые входные усилнтелн записи данных, усилители считывания, управляемые выходные усилители и схемы выбора консталла. Микросхема имеет адресные (А) и информационные входы (DI) н выходы (DO), а также входы выбора крнсталла CS н управления записью WR/RD. При низком напряжении на входе CS микросхема находится в режиме обращения. Конкретный режим обращения — запись или считыванне — определяется уровнем напряження на входе WR/RD. При высоком напряженин на входе WR/RD микросхема переводится в режим считывання, в котором напряження на выходах DO соответствуют информации, считываемой по адресу, определяемому кодом на входах А. Уровни напряжений на входах DI не влияют на считанные данные и могут быть любымн. При низком напряженин на входе WR/RD микросхема переводится в режим записи ннформации, поступающей на входы DI по адресу, определяемому кодом на входах A, а на выходах DO устанавливается низкий уровень напряжения. При высоком напряжении на входе СЅ микросхема переводится в режим хранения данных, характеризующийся низкими уровнями напряжений на выходах DO н отсутствием записи даже при инзком напряжении на входе WR/RD. Наличне входа выбора крнсталла CS позволяет объединить БИС памяти и наращивать емкость ЗУ до требуемого значення.

Выше описана работа БИС ЗУ в статических режимах, т. е. при воздействии на ее входах постоянных на-

пряжений.

Больший интерес представляет работа схемы в динамических режных при подаче положительных или тртицательных перепадов входных логических сигналов с типомыми для схем ЭСЛ-типа длятельностями фронтов. На рис. 2.2, а, б приведены временные диаграммы, по-



Р и с. 2.2. Времениме диаграммы работы БИС ЗУ в режиме считывания и записи данных

ясняющие работу одноразрядной микросхемы в режиме считывания. Рис. 2.2, а поясняет основную характеристику быстродействия микросхемы — время выборки по адресу ta(A). При постоянном разрешающем сигнале CS высокий или инзкий уровень напряжения на выхоле БИС соответствует 0 или 1 (для отрицательной логики). хранящейся в ячейке памяти, определяемой кодом адреса на входах А. При изменении кода адреса и обращении к другой ячейке памяти, в которой хранится противоположиая информация, напряжение на выходе схемы изменяется с задержкой. Эта задержка распространения и называется временем выборки по адреси. Для того чтобы время $t_{A(A)}$ характеризовало быстродействие собственно микросхемы, необходимо изменения напряжений на входах адреса производить в один момент времени, так как в противиом случае время выборки может увеличиться на величину разброса моментов переключения напряжений на разных входах адреса. По этой причине при измерении времени выборки стараются минимизировать возможный разброс времени переключения адресных сигналов по сравнению с временем выборки. При этом следует иметь в виду, что даже в одной микросхеме время выборки при различных адресных переходах, общее число которых равно квадрату числа адресов, не является постоянной величиной и, естественно, существует адресный переход (заранее неизвестный) с наихудшим временем выборки. Кроме того, время выборки в иекоторой степени зависит от рабочей температуры изпряжения путания. Обычно для БИС ЗУ ЭСЛ-гипа время выборки возрастает при повышении температуры и симжении напряжения питания. В связи с этим, в до-кументации из микросхемы ЗУ приводят максимальное время выборки по адресу $I_{A(A)}$ max S Зиачение $I_{A(A)}$ max $I_{A(A)}$ ma

Примечание. Указываемое в каталогах типовое время выборки отражает уровень технологии изготовления БИС ЗУ и иосит рекламиый характер; оно не может быть использовано при расчетах.

Если при подвче кода задреса выбряма ячейка памяти, в которой хранитез 0, то при подаче отридательного перепада сигнала СS на выходе схемы через время $I_{A(CS)}$ уставловится мапряжение высокого уровня, а через время I_{DS} (с.5) после положительного перепада сигнала СS из выходе установитель напряжение низкого уровия (рис. 22, 6). Время $I_{A(CS)}$ изавлавается временем разрешения, а I_{DS} (с.5). Время $I_{A(CS)}$ изавлавается временем разрешения, а I_{DS} (с.5). Станова с семы из режима хранения в режим обращения и обратию. В технических условиях и в БИС ЗУ указываются максимальные значения этих времен. Обычно значения $I_{A(CS)}$ и I_{DC} (с.5) составляют ЗО —75% от времени выборки адреса. Это обстоятельство позволяет наращивать емкость ЗУ без симжения бытмення быстройствия.

На рис. 2.2, в приведена временная днаграмма работы БИС ЗУ в режиме записи, основной характеристкой которой является минимально необходимая длительность отрицательного импульса записи [приводится в технических условиях (ТУ) на схему]. Для обеспечения правильной записи необходимо все входиме сигиаль (адреса, разрешения выбора кристалла и записываемых даиных) включать до начала импульса записи. Необходимые времена опережения и сохранения входиых сигиалов относительно импульса записи, бозначения которых приведены на рис. 2.2, в оговариваются ТУ.

Если какой-либо из входиых сигналов нельзя полать полативше импульса записи, то этот сигнал необходимо удлинить относительно минимального значения, что приводит к сиижению быстродействия. Как отмечалось ранее, сигнал записи блокирует выход микросхемы. Низкий уровень на выходе устанавливается через время А_{ЛУВ} после начала импульса записи и восстанавливается через время $t_{A(RD)}$ после его окончания. Время $t_{A(RD)}$ называется время $t_{A(RD)}$ — временем выборки записи, а время $t_{A(RD)}$ — временем выборки считывания (ниогда его называют временем восстановления после записи). Минимально необслимяя лительность имитульса записи составляет 70—

95 % от времени выборки адреса.

Информационная емкость БИС ЗУ — один из показателей совершенства технологии интегральных схем. Развитие технологии производства БИС ЗУ любого типа характеризуется иепрерывным ростом информационной емкости. БИС ЗУ ЭСЛ-типа также полчиняются этой закономерности, хотя темп роста их емкости инже, чем. иапример, у статических и динамических схем МОП-типа. Переход к новому поколению БИС ЗУ означает учетверение их информационной емкости. За 15 лет существования схем памяти ЭСЛ-типа произошла смена пяти поколений: 64, 256, 1024, 4096 и 16 384 бит. Известны БИС ЗУ ЭСЛ-типа с одно- и четырехразрядной организацией: 64×1; 256×1; 1К×1; 4К×1; 16К×1 и 16×4; 64×4; 256×4; 1К×4. При одинаковой информационной емкости микросхемы с одноразрядной организацией имеют меньшее число выводов, Например, микросхема емкостью 4 К бит с одноразрядной организацией (4 КХ ×1) имеет 18 выводов, из иих 12 выводов являются адресными входами и 2 вывода служат для ввода-вывода ииформации. Микросхема той же емкости, ио с четырехразрядной организацией (1 K×4) имеет 22 вывода, из иих 10 выводов являются адресными входами и 8 выводов служат для ввода-вывода. Число адресных выволов

 $n_A = \log_2 N_A$

где $N_{\rm A}$ — число адресов в БИС ЗУ.

Число выводов ввода-вывода для всех известных БИС ЗУ ЭСЛ-типа равио удвоениому числу разрядов. При одинаковой емкости БИС ЗУ одиоразрядная схема позволяет получить меньшие габариты проектируемого устройства, если адресиосты его не меньше адресиосты схемы. В противиом случае одиоразрядиая схема оказывается избыточной и меньшие габариты обеспечиваются при использовании многоразрядиой схемы.

Достигнутый уровень технологии производства БИС ЗУ характеризуется, как отмечалось выше, максимальной емкостью и быстродействием, близким к быстродействию схем предыдущего поколения. Более совершениая технология позволяет создавать схемы меньшей информационий емкости, но более высокого быстродействия. Таким образом, происходит процесс роста информационий емкости БИС ЗУ во времени при примерио постоянном быстродействии и паралалельный процесс увеличения быстродействия при сохраняющейся информационной емкости. Существующий избор БИС ЗУ, производимый промышленностью, включает в себя схемы малой информационной емкости (64; 256 бит) повышенного быстродействия и схемы балой (1—16 К бит) меньшействия и схемы бальшей емкости (1—16 К бит) меньшействия схемы бальшействия схемы схемы бальшействия схемы схемы схемы схемы бальшействия схемы схемы

шего быстродействия. Микпосхемы ЭСЛ-типа характеризуются повышеиной мощиостью рассенвания по сравнению со схемами, выполиенными на основе других технологий. Среди ИС ЭСЛ-типа наибольшей рассенваемой мощностью обладают микросхемы памяти. В зависимости от степени интеграции и быстродействия схем эта мошность составляет 0.5-1 Вт. Значительная мощиость рассеивания приводит к заметному саморазогреву кристалла микросхемы, что требует принятия мер по охлаждению схем. Перепад температур между кристаллом микросхемы и окружающей схему воздушной средой Т определяется произведением рассенваемой схемой мощности Р на полное тепловое сопротивление корпуса R. Тепловое сопротивление, °C/Вт, численно равно перепаду температур кристалл — среда при выделяемой мощности 1 Вт. Полное тепловое сопротивление представляет собой сумму виутрениего теплового сопротивления кристалл — поверхиость корпуса и виешиего сопротивления поверхность корпуса — окружающая среда. Виутрениее тепловое сопротивление определяется коиструкцией корпуса и теплопроводностью материала, из которого он изготовлен. Для 16-выводных пластмассовых корпусов с двухрядным расположением выводов типа ЛИП (от аигл. DIP - dual - in line - package), в которых размещается большинство БИС ЗУ серии 500, оно составляет 40-50°С/Вт [4]. Керамические планарные корпуса для ИС серии 1500 имеют тепловое сопротивление около 20°C/Вт. Внешиее тепловое сопротивление зависит от скорости потока воздуха, омывающего микросхему. В неподвижиом воздухе теплоотвод осуществляется за счет естественной конвекции и теплопередачи через выводы микросхемы к печатной плате, на которой она располагается. Такой теплоотвод характеризуется высоким значением теплового сопротивления. При большой скорости

Р и с. 2.3. Зависимость теплового сопротивления корпуса от скорости омывающего воздуха:

1 — для пластмассового корпуса 238.16—2; 2 — для металлокерамического корпуса 201.16—1; 3 — для 16-, 18- и 24-выводных керамических корпусов 4106.16—4; 4 — для корпуса 427.18—1; 5 — для корпуса 4114.24—1



воздушного потока, обеспечиваемой системой принудительной венгиялнии, внешиее телловое сопротивление может быть приближено к нулю. На рис. 2.3 приведены зависимости полимах телловых сопротивлений корпусов (С серий 500 и 1500 от скорости потока воздуха. Так как работоспособность и характеристики БИС ЗУ зависят от параметров транзисторов, которые, в свою очередь, определяются температурой кристалла, характеристики необходимо измерять при определенной заданий температуре кристалла. При этом недостаточно задавать только температуру окружающей среды, необходимо еще и обеспечивать определенную скорость омывающего воздушного потока.

Пля ИС серии 500 задается верхияя рабочая температура окружающего воздуха 70°С при скорости воздушного потока 2 м/с. Пользуясь зависимостью, приведенной на рис. 2.3, негрудно рассчитать, что температура кристала, рассеивающего мощность 600 мВт, в указанных условиях составит температуру 125°С, при которой схема еще сохраняет работоспособность. Естественно, что при меньших температурах окружающей среды скорость воздушного потока можно синять, а в легких температурных режимах принудительную вентиляцию вообще можно исключить.

При измерениях параметров микросхем серии 1500 фиксируется температура основания корпуса схемы, верхнее значение которой составляет 85°С. Необходимая температура корпуса этих схем может обеспечиваться (как и для схем серии 500) одним из дрях способоть дрях пределаться становаться становаться и пределаться и пределаться и пределаться и пределаться и пределаться и пределаться объекть пределаться и пределаться и пределаться предела

 изменением температуры и скорости омывающего воздуха;

- использованием металлического теплоотвода (или

тепловой трубы) с заданной температурой, иепосредствению -контактирующего с корпусом. Второй способ удобно использовать при измерениях, так как он требует только фиксации температуры и не нуждается в задании скорости погожа воздуха.

Нижиее значение рабочей температуры на ИС серий 500 и 1500 установлено ТУ — 10°С и 1°С соот-


ветственио.

Микросхемы памяти ЭС.П-типа сохраняют работоспособиость и быстродействие при изменении напряжения пятания в пределах ±5% от иоминальных значений, которые составляют минус 5,2 В и минус 4,5 В для схем серий 500 и 1500. В ТУ иа микросхемы указывается, кроме того, предельное значение питающего напряжения — 5,5—6,0 В, превышение которого может вызвать повреждение микросхемы. Источинки питания устройств должиы быть, следоваетльно, скоиструнорованы таким образом, чтобы при превышении предельного напряжения, вызванного, например, аварией или неправльной установкой, происходило их быстрое автоматическое отключение.

В ТУ из БИС ЗУ приводится максимальное значеине тока, потребляемого схемой. Потребление тока микросхемами ЭСЛ-типа не зависит ии от режима схемы (записи, считываеми ми хранеиня), ии от кодов записываемой, считываемой или хранимой информации, однакок зарактеризурется увеличением при поинжении рабочей температуры. Для определения требуемой мощности истечника питания необходимо использовать среднее значение тока потребления при минимальной рабочей температуре, а для расчета системы колаждения следует использовать среднее значение тока потребления при максимальной температуре. Большинство схем имеет среднее значение тока потребления, равное 60—80 % от максимального значения.

Выходиая цепь БИС ЗУ, как и у схем ЭСЛ-типа, представляет собой эмиттерный повторитель и обладает итповой зависимостью выходного напряжения от вытекающего нагрузочного тока, приведенной на рис. 2.4. При увеличения тока нагрузки выходное снижение как высокого $U_{\rm L}$ так и иизкого $U_{\rm L}$ уровия снижается слабо, так как дифференциальное выходное сопротивление эмитерного повторителя мало (единицы ом). При комтроле выходное иапряжение микросхем измеряется при станлартной нагрузке сопротивлением 50м. подключенной к

источнику напряжения —2 В. Выходные напряжения высокого и низкого уровней при нормальной температуре (25°C) и отклонении напряжения питания на +5 % составляют от -0.81 до —0.96 В и от —1.65 до — 1.85 В для микросхем серии 500 и от -0.88 до - 1.03 В и от - 1.62 до - 1.81 В для микросхем серии 1500. При повышении рабочей температуры выходные напряжения высокого



Р и с 2.4. Выходиые характеристики ЭСЛ схемы высокоуровневого состояния (1), низкоуровневого состояния (2) и типовая нагрузочная характеристика (3)

низкого уровней ИС серии 500 несколько возрастают. У более совершенной серии 1500 выходное напряжение не зависит от температуры. Для того чтобы избежать повреждения микросхемы, сопротивление нагрузки, напряжение источника питания и число входов схем, подключенных к выходу БИС ЗУ, должны быть выбраны таким образом, чтобы выходной ток схемы не превышал максимального значения, указываемого в ТУ. Например, при включении нагрузки сопротивлением 51 Ом с допуском ±5 %, подключенной к источнику напряжения — 2 В с возможной нестабильностью ± 5%, выходной ток может достигать 26 мА, что меньше допустимого (30 мА) для большинства БИС ЗУ. Правильное функционирование схем обеспечивается в том случае. если входное напряжение верхнего догического уровня выше порогового входного напряжения Uтиры, а входное напряжение нижнего логического уровня ниже порогового входного напряжения Итнег. Эти напряжения при нормальной температуре составляют - 1,105 и - 1,475 В для ИС серии 500 и -1,165 и -1,475 В для ИС серии 1500 соответственно. Пороговые значения напряжений у микросхем серии 500 возрастают при повышении рабочей температуры, а у схем серии 1500 неизменны. Разность между напряжением, которое подается на вход схемы и является выходным напряжением схемы источника, и соответствующим ему пороговым входным напряжением определяет помехоустойчивость схем. Помехоустойчивость микросхем ЭСЛ-типа составляет 120150 мВ, т. е. 15—20 % от логического перепада. Следует отметить, что термокомпенсированная схема серии 1500 обладает преимуществом в помехоустойчивости перед схемой серии 500, у которой происходит снижение помехоустойчивости при работе маломощной и поэтому слабо нагретой схемы на мощную сильно нагретую схему, вызванное температурными зависимостями выходных и пороговых уровней.

Входные цепи большинства микросхем памяти анадогичны входным цепям базовых элементов схем ЭСЛтипа и характеризуются максимальными значениями входных токов высокого (220 мкА) и низкого (0,5 мкА) уровней для серий 500 и 1500. Некоторые микросхемы памяти снабжены дополнительными входными усилителями, а поэтому их входные токи незначительны. Малые входные токи позволяют полключать к буферным логическим элементам большое число входов микросхем памятей и создавать таким образом ЗУ большой емкости. Однако в быстродействующих устройствах число микросхем памяти, подключенных к буферным элементам. ограничивается не входными токами схем, а увеличиваюшейся емкостной нагрузкой. Таким образом важны значения емкостей входов, а в ряде случаев и емкостей выходов. Типовые значения этих емкостей приводятся в ТУ на схемы и составляют 3-8 пФ

Основные динамические параметры микросхем СОЗУ серий 500 и 1500 приведены в табл. 2.1.

▲ Развитие микроэлектроиной технологии, основаниюе имепрерывном уменьшении проектных норм на ширину иний, позволяет сделать вывод, что изиболе распространениые сверхбыстродействующие БИС ЗУ ЭСЛI-типа сохранят свое доминироущее положение еще по крайней

мере в течение 10 лет.

Учитывая, что в настоящее время получены лабораторные образцы схем ЭСЛ-типа емкостью 1—4 К бит с временем выборки около 2 ис, представляется естественным достижением к середине 9О-х годю субнаносскумного быстродействия. С ростом быстродействия схем будет увеличиваться их информационная емкость. Предназначенные для оперативной памяти суперЭВМ, разрабатываемые фирмой Hitachi (Япония), БИС 3У, выполненные на основе ЭСЛ-технологии, имеющие емкость 64 К бит, позволяют предположить появление в будущем микросхем емкостью 256 К бит и 1 М бит.

Параметр, обозначение	Значение параметров СОЗУ, ис								
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	500PY				1500PV				
	145	148	410	415	470	073	415	470	470A
Время выборки адреса $t_{A(A)}$ Время выборки разрешения	10	15	25	20	35	6	20	35	20
t _{A (CS)} Время выборки хранения	10	12	12	10	15	4	10	15	15
$t_{\text{DIS (CS)}}$ Длительность записи $t_{\text{W(WR)}}$	10 10	12 10	20 20	10 12	25 25	4 5	10 18	15 30	10 18
Сдвиг записи после данных	3	1	5	5	15	0,5	5	5	10
Сохранение данных после записи $t_{V(WR-DI)}$	3	3	5	5	15	2	5	5	10
Сдвиг записи после адреса $t_{SU(A-WR)}$	5	5	5	8	10	2	5	10	10
Сохранение адреса после записи $t_{V(WR-A)}$	5	3	5	4	15	2	5	5	15
Сдвиг записи после разре- шения $t_{SU\ (A-WR)}$	5	3	5	5	15	2	5	5	_
Сохранение разрешения после записи $t_{V (WR-CS)}$	5	1	5	5	15	1	5	5	-
Время выборки считывания $t_{A(RD)}$	10	15	25	10	20	7	20	20	20
Время выборки записи				10	1.0	-	1.0	1,0	10

С микросхемами памяти ЭСЛ-типа конкурируют арсенид-галиневые БИС ЗУ Уже получены образцы этих схем емкостью 1—4 К бит с временем выборки около 1 нс. При одинаковой со схемами ЭСЛ-типа мощности рассенвания они имеют более высокое быстродействие. Заметно снижает их быстродействие необходимость въпочения в БИС ЗУ схем согласования уровней со стандартными схемами ЭСЛ-типа. Этот недостаток, естествению, не будет проявляться в тех случаях, если остальные схемы в аппаратуре будут выполнены на основе GаАх технологии. Ограничивает применение схем на основе GаАх относительно высокая стоимость, определяемая стоимостью материала; в связи с этим они не получат такого широкого распространения, как креминевые схемы.

В последнее время наблюдается бурное развитие БИС ЗУ, выполненных на КМОП-технологии. Степень

их интеграции достигает 256 К бит, а быстродействие приближается к быстродействию схем ЭСЛ-типа. Например, микросхемы емкостью 1—4 К бит имеют время выборки до 10 нс. Такое высокое быстродействие получено при малой потребляемой мощности. Увеличение потребляемой мощности и уменьшение топологических норм, по-вндимому, позволит в 90-х годах перейти в субианосекуваный диапазон быстродействия. Таким образом, БИС ЗУ КМОП-технологии могут стать основной элементной базой сверхоперативной памяти.

2.3 Линии связи в СОЗУ

При проектировании ЗУ, в том числе и сверхбыстродействующих, возникает типовая задача подачн адресных, управляющих сигналов и сигналов данных ко всем БИС ЗУ, входящим в устройство. В устройствах относительно малой емкости, содержащих до нескольких десятков БИС ЗУ, приходится соединять мнкросхемы в пределах одной платы, на которой они располагаются, а в устройствах большего объема, содержащих сотин микросхем, кроме того, необходимо решать вопрос электрического объединения плат. Объединение БИС ЗУ в пределах нанболее широко используемых многослойных печатных плат осуществляется при помощи симметричных полосковых линий. Соединение плат осуществляется посредством панели, к которой платы подключаются через разъемный соединитель. В пределах панели соединения выполняются либо полосковымн линиями, либо одножильными или двухжильными проводами.

Линни связи, применяемые в устройствах, являются однородными, так как их поперечное сечение и диэлектрическая проницаемость изолятора остаются неизменными на всем протяжении линин. Поданный на вход линин перепад напряжения распространяется вдоль нее с постоянной скоростью, что появоляет непользовать удельную характеристику линин — погонную задержку 6. Одиночный провод, расположенный в, воздухе над металлической поверхностью, обладает минимально возможной погонной задержкий в 3,3 нс/м, соответствующей скорости света. Если между прямым и обратным проводами линин расположен изолятор с относительной диэлектрической проницаемостью \(\frac{1}{\ellipsi}\), то кадержкия распространення увеничивается до 6—7.5 кс/м. Следует отметтик, что из-




Рис. 2.5. Зависимость волиового сопротивления симметричной полосковой лииии от соотношений размеров элементов ее конструкции

менение геометрических размеров проводников линии не влияет на значение погонной залержки.

Рассмотрим идеальную линию. Если на вход уходящей в бесконечность однородной линии связи подать ступенчатое напряжение, то по линии начинает протекать ток, определяемый волновым сопротивлением линии Волновое сопротивление линии существенно зависит от ее конструкции — уменьшается при сближении прямого и обратного проводников, а также при увеличении диэлектрической проницаемости заполнителя линии. Волновое сопротивление скрученной пары проводов типа МНВ диаметром 0,05 мм составляет около 100 Ом. На рис. 2.5 приведена зависимость волнового сопротивления симметричной полосковой линии от соотношений элементов конструкции. При определении волнового сопротивления линии в широко применяемых многослойных печатных платах значение диэлектрической проницаемости є, следует принимать близким к 5. Естественно. что малые значения волнового сопротивления могут быть получены расширением центрального проводника. Увеличение волнового сопротивления при ограниченной толщине печатной платы требует сужения центрального проводника, что встречает технологические трудности. Практически используемыми в стеклотекстолитовых платах являются волновые сопротивления до 100 Ом.

Погонная задержка to и волновое сопротивление ли-

нни Z_0 зависят от погонной емкости C_0 и индуктивности L_0 линии:

$$t_0 = \sqrt{L_0 C_0}$$
; $Z_0 = \sqrt{L_0 / C_0}$.

Преобразование этих выражений дает:

$$C_0 = t_0/Z_0$$
; $L_0 = Z_0t_0$.

Погонная емкость скрученной пары проводов МНВ сечением 0,05 м ${\rm M}^2$ с $t_0=6$ нс/м н $Z_0=100$ Ом составляет 0,6 пФ/см, а погонная емкость полосковой линии в многослойной печатной плате с $t_0=7,5$ нс/м н $Z_0=50$ Ом равна 1.5 пФ/см.

Распространяясь по линии, сигнал претерпевает нскажения, вызванные электрическими потерями в проводниках и изоляторах. У трапецендальных сигналов, характерных для микросхем ЭСЛ-типа, из-за потерь в линии увеличиваются длительности фронтов и уменьшается амплитуда. При слабом затухании в линии уменьшение амплитуда (УК) находителя из соотношения

$$k = \frac{R_0 l}{2Z_1} 100,$$

где R_0 — погонное сопротивление линин постоянному току; l — линия линин

Погонное сопротняление линин с ширяной 200 мкм н голщиной центрального медного проводника 35 мкм равцо 2,5 Ом/м. Распространяясь по такой линин с волиовым сопротнялением 50 Ом и длиной 0,5 м, сигнал уменьшается о амплитуры на 1,25 %. Длительность фронтов, передаваемых по линии сигналов, увеличивается из-за потерь в скин-слое проводники, проводников. При этом длительность фронта переходной характеристики ($Z_0 = 50$ Ом/м, I = 0,5 м) составляето, I ис, что в несколько раз меньше длительность фронта схем ЭСЛ-типа. Обычно длины линий связи, объединяющих схемы на плате, не превышают 0,5 м, что позволяет пренебречь затуханием и пользоваться при расчете соотношениями, характерными для линий без потерь.


Выше рассмотрено распространение сигналов по линин, уходящей в бескопечность, реально же длина линин не превышает 0,5 м. Тем не менее процессы в линин ограниченной длины могут быть такими же, как н в бескопечной линин, ссил линию на конце нагрузить резистором, некопциям активное сопротняление R_m равное волновому сопротняленно Z_m. При этом распространяющаяся от несточника сигнала электромагнитная волна будет полностью поглощаться в сопротнвлении нагрузки. Время задержки сигнала в линии определяется ее длиной и погонной задержкой, а соотношение между напряжением н током в любом сеченин линин характеризуется волновым сопротивлением. Если сопротивление нагрузки не равно волновому, то возникает отражение от конца линии, которое распространяется по направлению к источнику сигнала. Амплитуда отраженного сигнала зависит от соотношення между сопротнвлением нагрузки и волновым сопротнвлением. Обычно требуется знать не значение отраженного сигнала, а его долю от падающего сигнала. т. е. коэффициент отражения. Коэффициенты отражения для напряження и тока имеют одно абсолютное значение, но отличаются знаком. Если коэффициент отражения для напряження положнтелен, то для тока он отрицателен, н наоборот. Ниже приведены соотношения, позволяющие найтн коэффициенты отражения для напряжения и тока соответственно:

$$k_{\text{orp } u} = \frac{R_{\text{N}} - Z_{0}}{Z_{0} + R_{\text{N}}}; \ k_{\text{orp } i} = \frac{Z_{0} - R_{\text{N}}}{Z_{0} + R_{\text{N}}}.$$

 Π р и м е ч а и и е. В дальнейшем по тексту используется коэффициент отражения только по напряжению, обозначаемый $k_{\rm orp}$.

Прн $R_* = Z_0$ отраженне отсутствует н $k_{\sigma \tau \rho} = 0$, а линня считается согласованной. В двух крайних случаях нагрузки (короткого замыкання и обрыва линни) коэффициенты отражения экстремальны и равны — 1 н 1 соответственно, а прн коиечном значении R_* коэффициент отражения имеет промежуточное значение. -

Итак, если нагрузочное сопротивление не равио волилому, то от кониа линин отражается сигнал, который распространяется к началу линин. Если внутрениее сопротивление источника сигнала тоже отличается от волиового, то возникает отражение и от начала линин и т. д. При этом амплитуая отражение и от начала линин и т. д. При этом амплитуая отражениях сигналов уменьшается и посе ряда отражения таговится пренебрежимо малоб. С этого момента в линин наступает установнышийся режим, соответствующий режиму постоянного тока. На рис. 2.6, a приведена схема, в которой источник сигиала с визутрениям сопротивлением $R_1 = 0.22$, работает на несогласованную на конце линию ($R_2 = 226$), а на рис. 2.6, d орома напряжения к амалае и конце линин при саничного ступенатом напряжения и коточника. Естественно, что до первого поляления напряжения и сточника. Естественно, что до первого поляления напряжения и сточника.



Р и'с. 2.6. Схема включения длиниой линии к источнику и нагрузке (a), форма напряжения в начале н конце линии (б) и сетевая диаграмма (в) для определения переходных процессов в линии:

кривая 1 — начало линин; кривая 2 — конец линин

ки требуется время, определяемое погонной задержкой распространения t_0 и длиной линии l. Это время называется задержкой линии Т. плительность каждой следуюшей ступеньки напряжения равна двойной задержке в линии 2Т. Для удобства определения переходного процесса в линии используется графическое построение, называемое сетевой диаграммой, показанной на рис. 2.6. в. Вертикальные линии являются временными осями для процессов в начале и конце линии связи. Они размечены с периолом 2Т, начинающимся с нуля для начала линии, и начинающимся с Т для конца линии. Около осей указываются коэффициенты отражения от начала линии $k_{\text{неч}} =$ $=(0.2Z_0-Z_0)/(0.2Z_0+Z_0)=-2/3$ и конца линии $k_{\text{кон}}=$ $=(2Z_0-Z_0)/(2Z_0+Z_0)=1/3$. Наклонные линии изображают падающие и отраженные сигналы. Напряжение падающего сигнала $U_1 = Z_0/(Z_0 + 0.2Z_0) =$ — 0,8333, первого отраженного от конца линии сигнала $U_2 = U_1 k_{\text{кон}} = 0,2777$, первого отраженного от начала линии $U_3 = U_2 k_{\text{Hay}} = -0.1852$ и т. д.

Примечанне. Эти напряжения проставляются около соответствующих наклоникх линий. Рядом с точками разметки времениой шкалы записывается дробь, числитель которой является суммой соответствующих падающей и отражениюй воли и представляет собой изменение напряжения в этот момент, а энаменатель является суммарным результирующим напряжением.


Нетрудно видеть, что для установления стационарного напряжения на линии $U_\infty = 2Z_0/(2Z_0 + 0.2Z_0) = 0.9091$ с точностью, например, в 1% необходимо время 7T. Чем ближе какая-либо из величин R, или R-к Z_0 , тем быстрее

установится станионарный режим в линии.

Аналитический расчет переходного процесса в схеме с источниками сигналов, имеющими нелинейный характер, а таковыми являются интересующие нас микросхемы ЭСЛ-типа, затруднителен, С достаточной для практики точностью удобно пользоваться графическим методом расчета переходных процессов в линии [12]. На рис. 2.7 показаны выходные вольт-амперные характеристики источника сигнала — логического элемента ЭСЛ-типа в состоянии 0 и 1 и линия нагрузки, наклон и положение которой определяются сопротивлением нагрузки и напряжением источника питания Е. Точки пересечения А и В нагрузочной линии с выходными характеристиками опреледяют статические состояния догических 1 и 0. Если эдемент переключается из 1 в 0, то для нахождения переходного процесса в линии необходимо провести через точку А прямую с наклоном, определяемым волновым сопротивлением Zo. Через точку пересечения С этой линии с выходной характеристикой проводится линия с тем же наклоном, что и АС, но противоположного знака. Далее через точку пересечения D этой линии с нагрузочной проводится линия, параллельная АС, а через точку Е — линия, параллельная СД, и т. д. Видно, что продолжение построения приведет в точку статического состояния В. Получающиеся последовательно на нагрузочной линии точки D, F, H, ... определяют напряжения в конце линии в моменты времени Т. 3Т. 5Т. а точки С. Е., С. ... на выходной характеристике — напряжения в начале линии в моменты времени 0, 27, 47, ... Аналогично строится ломаная линия ВМNРА, определяющая переходный процесс при переключении элемента из логического 0 в 1.

Приведенный пример показывает, что при нелинейном источнике сигнала характер переходных процессов для положительного и отрицательного перепадов сигнала может быть различным. Тем не менее и при нелинейном источнике сигнала переходный процесс заканчивается быстрее всего при равенстве сопротивления нагрузки волновому сопро-

тивлению, т. е. при согласовании линии.



Р и с 2.7. Графический метол (а) для определения переходных процессов в начале и конце линин (б), подключенной к выходу схемы ЭСЛ-типа (а): кривая I — начало линин; кривая 2 — конец линин

Большое влияние на распространение сигналов оказывают емкости входов микросхем. В общем случае передача сигналов при этом характеризуется колебаниями на вершине сигналов, вызванными отражениями в местах полключения емкостей. Одиако если длительность фронта передаваемого сигиала в несколько раз больше времени залержки распространения между соседними емкостями. то амплитула колебаний мала. Практически можно рассматривать линию с равиомерио подключенными сосредоточенными емкостями, как линию с распределенными параметрами, уменьшенным волновым сопротивлением и увеличенной погонной задержкой. При равномерном шаге *l* полключения входиых емкостей С., к линии с водновым сопротивлением Zo и погонной задержкой to модифицированные значения волнового сопротивления Z, и погоиной залержки t_{ν} определяются из соотношения:

$$Z_{M} = \frac{Z_{0}}{\sqrt{1 + \frac{C_{NX}Z_{0}}{t_{0}l}}}; \ t_{M} = t_{0}\sqrt{1 + \frac{C_{NX}Z_{0}}{t_{0}l}}.$$

Например, для $Z_0=75$ Ом, $t_0=7,5$ кс/м, $C_{ss}=4$ пФ t=30 мм модифицированные значения $Z_u=49$ Ом и $t_u=11,5$ кс/м. Естествению, что для обеспечения режима согласования рассматриваемой лииви сопротивление нагрузки должно быть равным 49 Ом.

2.4 Организация СОЗУ

Проектирование СОЗУ производится для достижения заданных технических характеристик, которыми обычно являются: информационная емкость, быстродействие, устойчивость к воздействию дестабилизирующих факторов, конструкция, мадежность и т. д.

Информационияя емкость СОЗУ, выражаемая обычию в К байт, расшифровывается конкретной организацией устройства, т. е. числом слов (адресов) и разрядностью слова. Емкости современных СОЗУ составляют от долей до соген К байт. Быстродействие СОЗУ характеризуется временем выборки, показывающим, как быстро после смены адресного кода на выходе СОЗУ появляются считаниые даниые. Устойчивость к воздействиям дестабилязирующих факторов есть способность СОЗУ сохраиять работоспособность и характеристики в задавном диапазоме из-

менений рабочих температур и напряжений источников питания. Под конструкцией устройства следует поиниать геометрический размер печатиых плат, иа которых размещаются интегральные схемы, шаг установки плат при размещении их в касстви и способ их охлаждения. Надежность обычно характеризуется наработкой на отказ, составляющей для СОЗУ тысячи и песятик тысяч часов.

Исходя из требуемой информационной емкости СОЗУ его быстродействия и конструкции, уточняются остальные характеристики устройства. Для этого из существующего иабора схем выбирается БИС ЗУ наибольшей емкости с быстродействием, несколько более высоким, чем требуемое от устройства, и находится их общее число в устройстве. При малой информационной емкости размеры печатной платы СОЗУ и условия ее охлаждения обычно позволяют разместить на ней все схемы устройства, а при большой емкости СОЗУ приходится разбивать на ряд функциональио закоиченных одиотипных модулей, каждый из которых содержит только часть от общего количества разрялов устройства и располагается на отдельной печатной плате. В разделенном на модули устройстве адресные и управляющие сигиалы, необходимые для обеспечения работы в режимах записи и считывания, должиы подводиться ко всем модулям, а входные и выходиые сигиалы данных связаны только с одним соответствующим модулем. Характеристики всего СОЗУ можио легко определить, если известны характеристики для одного модуля. Поэтому далее будут рассматриваться вопросы проектирования молуля.


Вопросы определения характеристик СОЗУ рассмотрим на примере разработки устройства емкостью 32 К байт с организацией 4К×72 разряда и временем выборки 40 ис. Учтем, что обычно СОЗУ является не самостоятельной коиструктивио закончениой единицей, а входит в состав ЭВМ или другое устройство автоматики. Поэтому как коиструкция, так и элементная база СОЗУ, т. е. тип серии микросхем, принимаются теми же, что и в ЭВМ. В качестве коиструктива СОЗУ применим, например, типовой элемент замены (ТЭЗ), используемый в ЕС ЭВМ, а в качестве элементиой базы - микросхемы серии 500. Для обеспечения заданного быстродействия выберем микросхемы памяти 500РУ415 емкостью 1 К бит с временем выборки 20 ис. Микросхема большей степени интеграции 500РУ470 ие позволит обеспечить требуемое быстродействие, так как ее время выборки составляет 35 нс. Количество микросхем памяти, устанавливаемых на печатной плате, определяется либо ее геометрическими размерами при малой мошности. потребляемой микросхемами, либо максимально допустимым значением рассенваемой платой мошности при большой мощности микросхем. ТЭЗ ЕС ЭВМ размером 140× × 150 мм² позволяет устанавливать до 60 16-выводных корпусов типа ДИП и при обдуве потоком воздуха со скоростью 2 м/с рассенвать мощность до 15 Вт [11]. Так как любое устройство памяти включает в себя кроме собственно БИС ЗУ еще и схемы обрамления, а также резисторные и конденсаторные блоки, то максимальное число БИС ЗУ на плате ограничивается 30-45, причем меньшие значения характерны для большей разрядности модуля. Однако если учитывать, что каждая микросхема 500РУ415 рассеивает около 0,6 Вт, то общее число БИС ЗУ на плате не должно превышать 15-20, так как их общая мошность составляет 9-12 Вт. Таким образом, на одном модуле (ТЭЗ) можно разместить четыре или пять разрядов СОЗУ. но обычно выбирают четыре разряда в модуле, т. е. число. кратное общему числу разрядов устройства.

На рис. 2.8 приведена функциональная схема модуля СОЗУ емкостью 2 К байт с организацией 4 К×4, содержащего квадратную матрицу из 16 БИС ЗУ 500РУ415. Буферные элементы D1 - D4 и D22 (500ЛМ101) служат источниками сигналов для управления адресными входами, входами записи и данных БИС ЗУ и обеспечивают минимальную нагрузку на соответствующую шину сигналов. Такой же элемент D23 включен между регистрами и выходом модуля. Элемент 500ИД161 (D5) дешифрирует адресные сигналы A10 и A11 и служит для переключения одного из четырех столбцов матрицы микросхем из режима хранения в режим обращения. Выходной регистр 500TM131 (D24, D25) принимает по положительному перепаду сигнала С прочитанные из микросхем памяти данные и хранит их до следующего считывания. Для уменьшения нагрузки на адресный буферный элемент одна

другая — с инверсным.

половина схем памяти соединена с прямым выходом, а Примечание. Дополнительные преимущества такого включения будут приведены ниже.

Информационные входы микросхем одной строки матрицы объединены и подключены к соответствующему буферному элементу, а выходы микросхем одной строки объединены монтажным ИЛИ и подключены ко входу



Р и с. 2.8. Функциональная

регистра выходиых даиных. Резисторио-коидеисаториые блоки Б20-4-5В использованы для согласования линий связи между элементами с целью обеспечения минимальной длигельности переходных процессов.

Очевидио, что время выборки из модуля (ТЭЗ) складывается из времени выборки из БИС ЗУ, задержек




схема модуля СОЗУ

сигналов в схемах обрамления— адресном буфере, выходном регистре и выходном буфере, а также из задержек распространения в линиях связи. Адресный сигнал проходит путь от разъемного соединителя ТЭЗ до самой дальней от него БИС ЗУ, а сигнал считанных данных возвращается назад к соединителю. Суммариая длина соединительных линий в цени выборки на плате размером 140×150 мм² составляет около 400 мм, что при погонной задержке в линиях, равной 12 нс/м (с учетом влияния сосредоточенных емкостей подключенных к нам входов и выходов), дает задержку сигнала в 5 нс. Учитывая, что задержки сигналов в адресном буфере, БИС 3Xу, выходном регистре и выходном буфере составляют 2, 20, 3 и 2 нс соответственно, получим время выборки из модуля равным 32 нс.

Общее количество модулей в СОЗУ равно 18 и стандартный шаг установки их в панели 15 мм дает длину печатных проводников адресных шин и линий выходных данных по 270 мм. В линии выходных данных по 270 мм. В линии выходных данных задержка равна 0,27 м×7,5 ис/м ≈ 2 ис, а в адреской шине — 0,27 м×13 ис/м ≈ 3,5 ис. Большая погонная задержка в адресной шине обусловлена влиянием подключенных к ней входных смкостей модулей. Таким образом, суммарная задержка в цепи выборки из сверхоперативного ОЗУ в целом осставляет 37,5 ис и близка к задан-

ной

Лля определения потребляемой мощности и требований к источникам электропитания суммируются токи потребления всех микросхем устройства по основному источнику питания — 5.2 В. и токи, протекающие через нагрузочные резисторы микросхем для вспомогательного источника — 2 В. Как отмечалось ранее, для вычислений необходимо, использовать типовое значение тока потребления микросхем, составляющее 0.6—0.8 от указанного в ТУ максимального. При вычислении тока потребления по вспомогательному источнику питания следует принять выходное напряжение схемы средним между верхним и нижним уровнями. Для рассматриваемого примера ток потребления по источнику -5,2 В составляет 2,06 А, причем схемы памяти потребляют 1.76 А, а схемы обрамления 0,3 А. При сопротивлении согласующих резисторов 50 Ом суммарное потребление от источника напряжения -2.0 В равно 0.615 А. При этом общая мощность, потребляемая модулем от источников, составляет 11.9 Вт. что меньше допустимой 15 Вт. Общее число корпусов на плате равно 29, из которых 25 приходятся на микросхемы и 10 - на резисторные блоки, что означает слабую насышенность платы. Легко понять, что улучшение условий охлаждения могло бы позволить увеличить информационную емкость ТЭЗ вдвое, соответственно сократить число ТЭЗ в устройстве и несколько повысить быстродействие СОЗУ за счет сокращения длин связей в объединительной панели.

Надежность СОЗУ определяется характеристиками надежности входящих в него запечентов. Широко распространенной характеристикой надежности микроске является интенсивность отказов 8, 1/ч. Основянае сарактеристика надежность отказов 8, 1/ч. Основянае сарактеристика надежности устройства средняя наработ 5 устройства и интенсивностью отказов этих элементов 8. Если устройство состоятили или распрасляется отказов отказоваться от средняя наработка до отказа определяется соотментов, то средняя наработка до отказа определяется

$$T_0 = \frac{1}{\lambda_1 S_1 + \lambda_2 S_2 + ... + \lambda_n S_1 + ... + \lambda_n S_n},$$

где λ_i — интенсивность отказов элементов j-й группы; S_i — количество элементов в j-й группе.

Для примера предположим, что все микросхемы и резисторные блоки, а также разъемные соединители и печатные платы имеют одинаковую интенсивность отказов, равную 10^{-7} 1/ч.


Общее число указанных элементов в проектируемом СОЗУ около 600 шт. дает среднее время наработки устройства до отказа, равное $10~000~000/600 \approx 15~000~4$.

■ Повышение надежности СОЗУ с помощью средств коррекции ошибочно считанной информации практически не используется, так как приводит к потере быстродействия.

2.5 Особенности проектирования СОЗУ

Рассмотрим отдельные правила исполнения схем CO3V, обеспечивающие их работоспособность при использования микросхем и других элементов, в том числе и печатных плат с максимально возможными (по их ТУ) отклонениями характеристик от номинальных значений и в условиях воздействия дестабилизирующих факторов, т. е. при изменении температуры и питающих напряжений.

Одной из задач является правильное проектирование связей между буферными элементами и микросхемами памяти. Известию, что подведение сигналов ЭСЛтипа от источника к приемникам осуществляется последовательным обходом ИС и согласованием подводящей линии на ее дальнем конце. Как отмечалось выше, для обеспечения максимальной скорости переходных пропессов сопротивление нагрузки должно быть близко к волновому сопротивлению линии связи. Несогласованность линии связи приводит к тому, что напряжение на ней достигает установившегося значения после нескольких отражений сигнала от концов линии. Отличие сигнала в течение некоторого времени от установившегося значения означает присутствие помехи рассогласования Если эта помеха меньше запаса помехоустойчивости элементов ЭСЛ-типа, составляющей 120—150 мВ, то быстродействие линии максимально. Помеха рассогласования определяется как отклонением волнового сопротивления линии от сопротивления нагрузки, вызванным конструктивно-технологическими допусками, так и отклонением от номинального значения напряжения питания —2 В. Помеха максимальна при повышенном напряжении питания во время отринательного перепала сигнала на выходе схемы, имеющей максимальное значение верхнего уровня выходного напряжения. Причиной помехи в этом случае является запирание выхолного эмиттерного повторителя схемы ЭСЛ-типа. Повышение напряжения питания может быть как преднамеренным (например. — 1,9 В при проведении регламентных работ), так и случайным из-за помех на шине питания, обусловленных изменением токопотребления. Естественно, что при большом значении напряжения помех на шине питания волновое сопротивление линии связи не должно сильно отличаться от сопротивления нагрузки, тогда как при малом уровне помех это отклонение может быть значительным. На рис. 2.9. а приведена зависимость допустимой помехи на шине питания от воднового сопротивления линии связи при использовании ИС серии 1500, нагрузочного резистора 51 Ом, напряжения питания — 1,9 В и сохранении запаса помехоустойчивости в 45 мВ. Из рисунка видно, что уменьшение волнового сопротивления ниже 33 Ом недопустимо, так как требует отсутствия помех на шине питания. Представляется целесообразным выбор минимального значения волнового сопротивления 35 Ом и максимального значения помехи 50 мВ на шине питания. Линия с подключенными равномерно по длине входами микросхем обладает уменьшенным волновым сопротивлением Z. По минимально допустимому значению Z_w = 35. Ом можно найти исходное значение волнового сопротивления Zn при заданных вход-



Р и с. 2.9. Зависимость допустимой помехи на шине питания от велячины волнового сопротивления линин связи (а) и необходимой величины волнового сопротивления от шага подключения БИС к линин (б)

ных емкостях БИС ЗУ и шаге их подключения к линим. На рис. 29, 6 приведен график для определения исхолных значений волновых сопротивлений, позволяющий решить и обратирь оздану определения шага подключения БИС ЗУ к линии по заданиому значению исходного значения волнового сопротивления. Например, для исходного значения волнового сопротивления $Z_0 = 75$ Ом и входной емкости $C_{xx} = 5$ пФ минимально допустимый шаг подключения составляет $I_{min} = 15$ мм. Если шаг установки БИС на плате меньше минимально допустимого шага подключения, а это возможно при использовании БИС ЗУ в безвыводных носителях кристаллов [13], то следует подключать БИС к линия через одву.

В общем случае линия, по которой передаются адресные и управляющие сигналы, состоит из трех участков: участка, проходящего в матрице БИС ЗУ, устанавливаемыми с равномерным шагом: участка от буферного элемента до первой БИС ЗУ, длина которого обычно значительно больше шага установки БИС в матрице; участка от последней БИС ЗУ до нагрузочного резистора. Очевидно, что номинальное значение волнового сопротивления последнего участка должно быть равно сопротивлению нагрузки и составлять 51 Ом, при этом длина его не лимитируется, а определяется удобством размещения блока резисторов нагрузки на печатной плате. В пределах собственно матрицы БИС ЗУ исходное значение волнового сопротивления должно составлять 80-100 Ом, что обеспечивает модифицированное значение волнового сопротивления 35-50 Ом. Волновое сопротивление участка линии от буферного элемента до первой БИС ЗУ выбирается по возможности равным модифицированному

волновому сопротивлению в матрице БИС.


Передача адресных и управляющих сигналов в объединительной панели осуществляется последовательным обходом контактов модулей и согласованием линии на дальнем конце. Минимальный шаг подключения входов модулей к соединительной линии определяется соотношением

$$l_{\min} = \frac{Z_{0 \text{ n}} C_{\text{mon}}}{t_{0 \text{ n}} \left[\left(\frac{Z_{0 \text{ n}}}{35} \right)^2 - 1 \right]},$$

где $Z_{0\,\mathrm{B}}$ — исходное значение волнового сопротивления панельной линии связи; C_{NGL} — входная емкость модуля, состоящая из входной емкости буферной UС и емкости печатного проводника от контакта разъема до входа UС; $t_{0\,\mathrm{E}}$ — погонная задержка в панельной линии связи.

Шаг установки модулей в панели $I_{\rm c}$ задан, поэтому шаг подключения входов модулей выбирается ближайшим кратным $I_{\rm m}$ большим $I_{\rm mio}$ Подключение модулей к панельной линии связи приводит к увеличению погонной задержки в ней, тем большей, чем больше кодная емость модуля. При входной емкости ИС буферного каскада $C_{\rm s}=5$ пф и емкости печатного проводинка от разъема до буферной БИС, равкой 5 пф суммарная входная емкость модуля составит 10 пф. Минимальный шаг подключения таких модулей к печатной полосковой линии связи, имеющей волновое сопротивление $Z_0=75$ Ом и погонную задержку 7,5 нс/м, составляет 26 мм, что определяет необходимость подключения модулей к линии через один (при стандартном шаге 15 мм).

В качестве сопротивлений нагрузки для линий связи обычно используются резисторно-конденсаторные блоки 520.4 и КС-1Р. При одновременной подаче на l входов блока напряжения, сигналов на индуктивности L_s его общего вывода выделяется импульс помехи, который передается на все входы блока (рис. 2.10, 2). Если задержжа в линии больше постоянной времени $\tau_e = L_d/2R_m$ где q - количество резисторов R_s в блоке, то при подаче от источника сигнала напряжения амплитудой E на невозбуждаемых входах возникает импульс напряжения экспоненциальной формы с постоянной времени τ_k и амплитуда E 1/q. Максимальная вмилитуска





Р и с. 2.10. Эквивалентная схема включения резисторного блока (а) и напряжение помехи на одном из входов блока (б, кривая 1) при подаче на все остальные входы сигиалов схемы ЭСЛ-типа (б, кривая 2)

помехи возникает на одном входе при синфазном возбуждении всех остальных входов и близка к значению перепада. При конечной длительности фронта реального сигнала амплитуда помехи, естественно, меньше.

На рис. 2.10, б показано напряжение помехи на невозбужденном входе резисторного блока Б20.4-5В при возбуждении остальных десяти входов сигналами от ИС серии 1500. Если двойная задержка в линии меньше 2 ис, то амплятуда помехи уменьшается за счет отражения от начала линии, подключенной к выходу ИС. Обычно этого не происходит, так как на практике длина линии редко бывает меньше 100 мм.

Подключение входов синхронизации триггеров и вхозаписи ИС ЗУ к линии с такой помехой недопустимо из-за возможности ложного срабатывания микросхем. Однако даже в том случае, когда ложного срабатывания не происходит, увеличивается длительность фронта одиночного противофазного сигнала. Для того чтобы помеха на линии была малой, а ухудшение фронта происходило незначительно, несобходимо придерживаться определенных правил конструирования цепей адреса, выбора кристалла и разрешения записи, а также выходных ланных. Алресные сигналы необходимо формировать парафазными при помощи буферных элементов с прямым и инверсными выходами (см. рис. 2.8, элементы D1 — D3). а линии связи, подключенные к этим выходам, выполнять по возможности равной длины и подсоединять их к входам одного резисторного блока. К одному резисторному блоку следует подводить также сигналы с выхода лешифратора выбора кристаллов D5. В этом случае помеха будет отсутствовать, так как появление одного сигнала выбора кристалла происходит в момент выключения другого. Сигналы разрешения записи WR/RD парафазными быть не могут, а поэтому их необходимо подводить к резисторным блокам, в которых остальные сигналы отсимметрированы, а их количество следует ограничивать одним-двумя. Аналогично следует поступать с сигналами выходных данных, если их число невелико: при большой разрядности запоминающего модуля можно использовать резисторные блоки, сигналы в которых значительно отличаются по фазе от сигналов выходных данных.

Входные токи микросхем памяти, подключенных к линии передачи адресных и управляющих сигналов, являются еще одной причиной снижения помехоустойчивости. В момент прохождения верхнего уровня логического сигнала по линии в месте подключения входа схемы начинает втекать ток / одна половина которого отбирается из линии справа, а другая половина — слева от точки подключения. Пройдя N входов схем, ток, распространяющийся по линии, снизится на $I_{\rm ex} N/2$, а напряжение в конце линии уменьшится на I_{вх}NZ₀/2. Вследствие отражений от источника сигналов напряжение на линии будет ступенчато нарастать и за время двух задержек 27 в линии достигнет стационарного значения. В действительности, уменьшение сигнала несколько меньше приведенного из-за конечной длительности фронта передаваемого сигнала. Эквивалентное напряжение помехи U ... действующей в момент окончания фронта сигнала, находится с учетом коэффициента а, определяемого из графика (на рис. 2.11). Например, при I ex = = 220 MKA. $Z_0 = 50$ OM, N = 8, $t_0 = 2$ HC H 2T = 4 HC значение $\alpha = 0.72$ и $U_0 = 36$ мВ, что можно признать допустимым.

Если напряжение помехи окажется большим 45 мВ,

то следует уменьшить число схем, подключаемых к линии связи.

Ухудшение помехоустойчивости происходит при объединении выходов микросхем памяти монтажным ИЛИ (рис. 2.8). Если транзисторы выходных каскадов схем идентичны, то объединение нескольких микросхем приводит к пропорциональному снижению тока через выходные эмиттерные повторители. Падение напряжения на эмиттерном переходе транзистора уменьшается на 20-25 мВ при снижении тока вдвое, на эту же величину возрастает нижний логический уровень сигнала и, таким образом, снижается помехоус-



Рис. 2.11. График для определения коэффициента ослабления помехн в зависимости от состью иня задержки в динин фроита сигнала

тойчивость. Допустимое снижение помехоустойчивости до 50 мВ позволяет объединять в монтажное ИЛИ четыре микросхемы. Объединение большего числа микросхем осуществляется через буферные элементы. Шаг подключения выходов микросхем к объединительной линии определяется по графику, приведенному на рис. 2.9, б, только вместо входной емкости используется выходная емкость БИС памяти. Сопротивление нагрузки R_н = 51 Ом для объединяющей линии должно размещаться на ее конце за приемником сигнала (триггерным элементом). При этом время установления сигнала от ближайшей к приемнику микросхемы составляет две задержки в линии, а от самой дальней — одну. Включение сопротивления нагрузки на дальнем от приемника конце линии недопустимо, так как это приводит к возникновению на входе приемника колебаний напряжения значительной амплитуды.

Для обеспечения работоспособности устройства значение помехи на шине питания — 2 В не должно превышать 50 мВ Основной причиной возинкновения помехи является изменение тока потребления при переключения выходов микросхем из одного логического состояния выходов может создавать значительную помеху. В комбинационных схемах обработки информации переключение выходов пропеходит с высоким темпом, а помеха имеет высокомочетонный характер и может быть снижена до приемлемого значения подключением к шине питадия конценсаторов развузки создавительно небольшой мия конценсаторов развузки создавительно небольшой мия конценсаторов развузки создавительно небольшой

емкости. В запоминающих устройствах переключение выходов микросхем может происходить и с большим периодом, например, во время прохождения тестов записи и считывания 1 и 0 по всем адресам устройства. При этом амплитуда и длительность помехи определяются в основном постоянной времени стабилизации выходного напряжения источника питания, составляющей в большинстве современных устройств 1—2 мс. Напряжение помехи на шине питания находится с помощью соотношения:

$$U_{n} = U_{C} \frac{(n-m)\left(\frac{RC}{k} - \tau_{n}\right)}{k\tau_{n}} \left(e^{-kt/RC} - e^{-t/\tau_{n}}\right),$$

где $U_c=800$ мВ — разность логических уровней напряжения микросхем ЭСЛ-гипа; n- число выходов микросхем, переключаемых в состояние высокого логического уровия напряжения; m- число выходов микросхем, переключаемых в состояние визкодов микросхем, переключаемых в состояние низкого логического уровия напряжения; R- нагрузочное сопротвыление; C- сумарная смкость конденсаторов развязки по напряжению питавия m-2 В; k- общее число нагрузочных сопротвылений в устройстве; τ_{n-} постоянная времени стабилявании источника питающего напряжения.

Расчет показывает, что для удержания уровня помежи в пределах 50 мВ при $k = 10^4$, $\ln n = 2.5 \cdot 10^4$ и $\tau_n = 8$ в пределах 50 мВ при $k = 10^4$, $\ln n = 2.5 \cdot 10^4$ и $\tau_n = 8$ м фильтрирующая емкость должив составлять 0.4 Ф. Установку конденсаторов столь большой смкости нельзя признать удовлетворительным решением из-за больших габлюнтых гаманеров в конценсаторах и увели-

чения стоимости устройств.

Эффективным способом снижения помех является уменьшение числа одновременно переключающихся выходов схем. Так, при $|n-m| \leqslant 0.06k$ амплитудное эначение помехи не превышает 50 мВ даже при отсутствии конденсаторов развязки, а при использовании парафазных выходов микросхем помеха отсутствует. В 3У этот способ снижения помех рекомендуется использовать при передаче адресных сигналов через буферные элементы.

Достаточно эффективен также способ последовательного включения в цепь передачи сигнала двух микросхем — с прямым выкодом и с няверсным. При этом помеха, представляющая собой разность двух сигналов,
смещенных на время задержки в микросхеме, пренебрежимо мала. Этот способ рекомендуется использовать в

ЗУ при построении пепей записываемой и считываемой информации (см. рис. 2.8, элементы D24, D25 и D23). Существуют З.У. в которых для повышения быстродействия произволится одновременное считывание иескольких слов и затем выборка одного из иих. При этом приведенные выше способы уменьшения помех по шине питания —2 В до допустимого значения становятся допогостоящими. В ряде случаев, например при построеини памяти микропрограмм, нет необходимости примеиять указанные выше способы в цепях записываемой и считываемой ииформации, поскольку каждое слово содержит всего 10-20 % «единичной» ииформации и при переходе от считывания одного слова к считыванию лругого изменение тока потребления невелико. При этом иужно предусмотреть, чтобы во время тестирования памяти большие перепады токопотребления были исключены. Таким образом, задача уменьшения помехи на шине питания —2 В решается в каждом конкретном случае с учетом структуры ЗУ и реальных режимов работы в ЭВМ.

2.6 Контроль СОЗУ

■ Контроль сопровождает ЗУ на протяжении всего жначенного цикла. Он необходим при разработке устройства для выявления соответствия характеристик заданным техническим требованиям: при производстве для обеспечения соответствия устройства ТУ; при эксплуатации устройства для определения работоспособности как при проведении регламентных работ, так и после ремонта.

На каждом из этапов осуществляется контроль как устройства в целом, так и его частей — модулей. Следует отметнъ, что для СОЗУ максимальный объем проверок производится при контроле модулей, так как практически всегда при работоспособных модулях обеспечивается работоспособность устройства.

Наиболее жесткий коитроль модулей производится при разработке опытиму образиов. При этом провержеся функционирование модулей и определение их быстродействия при воздействиях дестабилизирующий факторов: отклоиениях мапряжений питания от иоминальных значений в диапазоне температур. Часто строят области работоспособиости модулей в координатах питающих иапяжений (основиюто и вспомогательного). причем в качестве параметра используется время выборки. При увеличении значения времени выборки область работоспособности расширяется, при уменьшении его сужается. а при некотором малом значении исчезает совсем. Естественно, что области работоспособности должны быть определены как при иормальной и крайних заданных рабочих температурах устройства, так и за пределами этих зиачений. Анализ изменения области работоспособиости позволяет обнаружить ошибки проектирования и после их устранения установить (уточнить) нормы ТУ на модули. Аппаратура контроля модулей СОЗУ должиа обладать высокой точностью установки временных диаграмм устройства, широким набором функциональных тестов (типов N, $N^{3/2}$, N^2) [2], возможностью обращения к СОЗУ «пачками» и т. д. Контроль характеристик СОЗУ в диапазоне температур осуществляется в камерах тепла — холода. Подключение модулей к контрольной аппаратуре осуществляется согласованными кабельными линиями связи с известиой залержкой.

Ранее отмечалось, что СОЗУ является частью устройства, иапример процессора. В связи в этим контроль правильности разработки СОЗУ в целом производится в рамках контроля процессора. Так как такая проверка осчиествляется проготаминым методами, то специальной

аппаратуры контроля СОЗУ не требуется.

В процессе производства СОЗУ контролю подвергаются все его модули. Кроме основного назначения—проверки модулей на соответствие гребованиям ТУ—производственияя аппаратура должна обладать способистью диагностирования и неперавымых радиоэлементов и печатных плат. Основными требованиями к аппаратуре производственного контроля выялются высокая точность установки временых диаграмм и высокая производительность.

Высокая точность установки временийх диаграмм необходима, так как норма ТУ на время выборки устанавливается как сумма истинного значения времени выборки и погрешности установки времениой диаграммы. Простые способы формирования временийх диаграмм с помощью микроскем серий 500 и 1500 не позволяют обеспечить точность лучше одной наиосскумы и поэтому пригодим для контроля СОЗУ с временем выборки, большим 20 ис.

Высокая производительность на приемосдаточных испытаниях обеспечивается за счет огра-

ниченного набора функциональных тестов, проверкой при наихудших отклонениях напряжений питания в нормаль-

ных климатических условиях.

Особенностью производственного контроля является входной контроль радиоэлементов и в первую очередь БИС СОЗУ. Это объясняется тем, что при невысоком качестве микросхем (некоторая доля из поступающих на монтаж схем неработоспособна или не соответствует ТУ) модули приходится ремонтировать. Понятно, что при этом резко возрастают затраты на произволство и для их снижения пелесообразно вволить входной контроль радиоэлементов. Необходимость входного контроля и его объем определяются по каждому из радиоэлементов с учетом накопленного опыта входного контроля. Практика показывает, что каждый новый тип микросхем необходимо проверять как по статическим, так и по динамическим параметрам при нормальной и повышенной температурах, и только после набора статистических данных объем входного контроля может быть уменьшен. При высоком качестве микросхем входной контроль может быть выборочным. Требования, предъявляемые к аппаратуре входного контроля. — высокая точность, возможность контроля в диапазоне температур и высокая произволительность.

Контроль при эксплуатации СОЗУ осуществляется как во время работы, так н при проведении регламентных работ. Тесты для проверки СОЗУ составляются таким образом, чтобы могла быть выявлена ненсправность конкретного модуля или даже конкретной БИС СОЗУ. Обнаруженный неисправный модуль заменяется резервным, и процедура тестирования повториется. Ремонт ненсправного модуля производится с помощью сервисного стенда, входищего в состав ЭВМ. Основным требованием, предъявляемым к такому стенду, является возможность диагностирования ненсправного радиоэлемента. Требования, предъявляемые к точности установки временных диаграмы— производительности сервисных

стендов, обычно невысокие.

2.7 Перспективы развития СОЗУ

Существующая тенденция непрерывного повышения производительности ЭВМ поддерживается как совершенствованием их структуры, так и сокращением времени цикла процессора, обусловленным постоян-

ным возрастанием быстродействующих эвем показывает, что производительность монопроцессора 30—100 млн. оп/с можно получить при длительности машинного цикла в 15—8 нс. Учитывая, что период обращения к обуерному СОЗУ равен длительности машинного цикла, а время выборки из СОЗУ составляет 0,5—0,75 от период обращения, нетрудно оценить требуемое время выборки перспективных СОЗУ в 5—10 нс. Следует отметить, что одновременно с повышением быстроействия СОЗУ по-одновременно с повышением быстроействия СОЗУ по-

требуется и увеличение их емкости Ранее было показано, что время выборки из СОЗУ определяется временем выборки из БИС СОЗУ, задержками в схемах электронного обрамления, состоящих из буферных элементов и выходного регистра, и конструктивной задержкой в соединительных проводниках. В рассмотренном далее примере (см. § 2.3) конструирования СОЗУ составляющие времени выборки имеют следуюшие значения: время выборки из БИС СОЗУ — 20 нс. суммарная задержка в схемах электронного обрамления — 7 нс, суммарная конструктивная задержка 10,5 нс. Из приведенных данных видно, что повышения быстродействия можно достичь в первую очередь улучшением характеристики БИС СОЗУ. Современный уровень микроэлектронной технологии позволяет создавать схемы ЭСЛ-типа БИС СОЗУ емкостью 4-16 К бит с временем выборки 2,5-4 нс [14]. Дополнительного повышения быстродействия можно ожидать при увеличении токов в накопительных элементах БИС СОЗУ, что ускорит время перезаряда паразитных емкостей матрицы запоминающих элементов и тем самым приведет почти к пропорциональному уменьшению задержек и времени выборки. Повышение быстродействия, однако, связано с увеличением мощности, подводимой к кристаллам БИС. Это накладывает дополнительные требования к системе охлаждения элементов и приводит к выводу, что сверхбыстродействующие устройства обязательно должны снабжаться эффективными системами отвода теплоты.

■ Для достижения максимального быстродействия СОЗУ кроме повышения быстродействия БИС СОЗУ необходимо сокращать и конструктивные задержки. /

В рассматриваемом примере конструктивная задержка составляет 10,5 нс. Конструктивные задержки можно сократить только за счет уменьшения геометрических

размеров БИС ЗУ, например, при использовании микрокорпусов. Разумно принять конструктивную задержку равной 30—40% от требуемого времени выборки. Например, для перспективного СОЗУ с временем выборки 10 нс конструктивная задержжа должна быть не более 4 нс, что потребует площадь, занимаемую СОЗУ на плате, 100×200 мм. На такой плате в условиях эфективного охлаждения можно разместить около 150 БИС СОЗУ в микрокорпусах. При использовании БИС СОЗУ 4— 16 К бит с временем выборки 3—4 нс общая емиость проектируемого СОЗУ с временем выборки 10 нс составит 64—256 К байт.

Дальнейшее совершенствование методов отвода теплоты и повышение плотности монтажа БИС ЗУ, например, при использовании многокристальной конструкции СОЗУ с истемой жидкостного охлаждения, подобной примененной фирмой IBM в ЭВМ 3081 [15], позволит разместить до 72 кристаллов СОЗУ с рассенваемой мощностью по 4 Вт на монтажной плате размером 90 × ≾60 мм². Один такой многокристальный модуль при использовании БИС СОЗУ емкостью 16—64 К бит с временем выборки 1,5—2 не обеспечит построение СОЗУ емкостью 15—512 К байт с временем выборки около 5 нс.

Таким образом, основным направлением повышения быстродействия СОЗУ является применение БИС СОЗУ с большими значениями удельной рассеиваемой мощности на кристалле, совершенствование системы отвода теплоты от кристалла и повышение плотности их компоновки

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ

- 2.1. В чем основные пренмущества ИС серин 1500 по сравнению с ИС серин 500?
- 2.2. Что такое типовое и максимальное значения времени выборки? Каким значением необходимо пользоваться при расчетах?
- 2.3. Қакова основная область применения сверхбыстродействующих ОЗУ?
- 2.4. Почему стремятся сократнть геометрические размеры СОЗУ?
 2.5. Каково типичное значение пагонной задержки и водолювого сопротивления в полосковых диниях многослойных печат-
- ных плат? 2.6. Как несогласованность линин связи влияет на длительность пере-
- ходных процессов, происходящих в ней?
 2.7. Что происходят с волновым сопротнаженем линин связи при подключения входов интегральных скем?
- 2.8. Из каких задержек состоит время выборки СОЗУ?

Глава

3 Динамические ОЗУ

3.1 Область применения ОЗУ

■ Создание ЭВМ связано с разработкой быстрых, надежных и экономичных ОЗУ большой емкости, предназиаченных для хранения, оперативного считывания и записи информации.

До середины 70-х годов основными элементами памати для построения таких ОЗУ являлись ферритовые сердечники. Емкость лучших ОЗУ им ферритовых сердечниках в стойке объемом 1,8 м³ составила 1 М байт (совместно с системой вторичного электропитания) при времени выборки 0,65 мкс, времени цикла 1,25 мкс и удельной потреблемой мощности по вторичной сети около 750 мкВт/бит. Наращивание емкости оперативной памяти осуществлялось путем последовательного объединения стоек ферритового ОЗУ.

Успехи в области интегральной технологии поаволили к концу бол годов перейти к промышленному освоению полупроводниковых интегральных схем памяти, а к середние 70-х годов — к ширкому использованию до средние 70-х годов — к ширкому использованию листроения запоминающих устройств различного измачения. В настоящее время запоминающие устройства на динамических больших интегральных схемах памяти (ДБИС ЗУ) используются практически во всех типах ЭВМ — микроЭВМ, малых и больших ЭВМ, универсальных и специализированикы ЭВМ. Они применяются также и во вспомогательном оборудовании ЭВМ, ипример в сервисной аппаратуре и периферийных устройствах. Это позволяет обеспечить высомие технико-экономические характеристики устройств, использующих ДБИС ЗУ. Однако, несмотря на достаточно широкую об-

ласть применения ДБИС ЗУ, основным и наиболее перспективным направлением их использования являются запоминающие устройства большой и сверхбольшой информационной емкости.

3.2 Динамические БИС ЗУ

Динамические БИС ЗУ строятся на динамических элементах памяти. Информация в ЭП этого типа хранится в виде заряда запоминающего конденсатора. Простота схемных решений динамических ЭП позволяет нм занимать меньшую площадь по сравнению со статическими. Динамические БИС ЗУ реализуются на основе интегральных транзисторов со структурой металл — окисел — полупроводник (МОП-транзисторы). Развитие схемотехники ДБИС ЗУ шло по пути уменьшения числа МОП-транзисторов, образующих ЭП. Современные ДБИС ЗУ проектируются на основе однотранзисторных ЭП, в отличие от трехтранзисторных ЭП, характерных для микросхем памяти ранних разработок. Это позволяет иметь для ДБИС ЗУ большую информацнонную емкость, меньшне потребляемую мощность н стонмость, чем для статических БИС ЗУ.

На рнс. 3.1, а приведена электрнческая схема однотранзнеторного ЭП. В режиме хранення ниформацин МОП-транзистор VT закрыт. При подаче напряження на адресную шину АШ транзистор VT открывается и при




Рис. 3.1. Однотранзисторный ЭП:

a — электрическая схема; δ — структурная (I — металлизация, 2 — окисел, 3 — поликристаллический кремний, 4 — подложка)

этом ЭП оказывается подготовленным для записи нли считывания ниформации. Запись логической 1 осуществ-ляется зарядом, а логического 0 — разрядом запомниающего конденсатора C, при подаче на разрядную шниу РШ соответствению высокого или низкого потеепциала. Состояние ЭП при считывания информации определяется о наличию или отсутстению тока считывания в РШ [1].

Простейшей структурой, реализующей представленную электрическую схему, является МОП-траизистор с диффузионной областью стока или истока, образующей с подложкой обратносмещенный n^+ -p-перехол, емкость обедненного слоя которого используется в качестве запоминающего конденсатора (рист 3.1.6). Для уменьшення омического сопротивления шина РШ обычно выполняется металлизированной. Шина АШ, являющаяся одновременно затвором транзистора VT, изготовляется нз полнкремння [5]. ЭП с одним слоем полнкремння нспользовались при построении первых п-канальных ДБИС ЗУ емкостью 4 К бит. При разработке ДБИС ЗУ емкостью 16 и 64 К бит использовалась двухуровневая полнкремниевая технология. Создание ЛБИС ЗУ большей емкости непосредственно связано с совершенствованием технологии изготовления однотранзисторных ЭП.

Для обеспечения сохранности информация в ЭП необходима периодическая регенерация заряда конденсатора, поскольку из-за токов утечки запоминающий конденсатор может разряжаться. Это осуществляется с помощью пернодических циклов регенерация, во время которых информация из ЭП считывается и виовь записывается в ЭП. Периодичность восставовления ниформации в ЭП называется периодом регенерации. Период регенерации Т_{PP} резко уменьшается с увеличением температуры, однако максимальное значение Т_{PP}, тарантируемое ТУ на большинство серийю выпускаемых ДБИС ЗУ, одннаково и составляет 2 мс при температуре +70°C. Длятельность циклов регенерации обычко равна длительность циклов считывания или записи информатия

Матрица динамических ЭП, объединенная со схемами управлення, обеспечнвающими запись, считывание и хранение информации, образует ДБИС ЗУ. В табл. 3.1 приведены основные технические характеристики ДБИС ЗУ емкостью 4, 16 и 64 К бит, разработанных в разные годы в нашей стране. Пернод регенерации представленых ДБИС ЗУ равен 2 мс. Все они организованы в

Тип микро- схемы	Организа- ция, слов Хразряд	Напряжение питания, В	, относитель- S, нс, не более	записи счи- не более	ляе мощ мВ	реб- мвя ность, т, не лее	Корпус (тип, число выво- дов, шири- на, мм)
			Время выборки относитель- но сигнала RAS, ис, не бол	Время цикла тывания, нс, з	в режиме хранения	в режяме обращения	
К565РУ1А	4096×1	5±5% 12±5% -5±5%	200	400	38	720	ДИП; 22; 10
Қ565РУЗГ	16 384×1	5±10% 12±10% -5±10%	250	370	40	460	ДИП;16; 7,5
КР565РУ6Б К565РУ5Б	16 384×1 65 536×1	5±10% 5±10%		230 230	22 22	150 250	ДИП; 16; 7,5 ДИП; 16; 7,5

виде N одноразрядных чисел. Характериым для ДБИС ЗУ ранних рааработок (К656РУАГ) является и аличне трех номинальных напряжений питания и относительно большая погреблемая мощность. Существаний исдостаток ДБИС ЗУ емкостью 4 К бят — большой корпус, что синжает плотность размещения микросхем памяти этого типа в запоминающих устройствах. Этот исдостаток, связамный с отсутствием в ДБИС ЗУ КббБРУІА режима мультиплексного приема адреса, устранен в ДБИС ЗУ большей емкости, что позволило разместить их в более компактомо корпусе.

На примере ДБИС ЗУ К565РУ5 рассмотрим более подробио технические характеристики и принципы работы микросхем памяти динамического типа. На рыс. 3.2 представлены структурива схема (а) и графическое изображение (б) ДБИС ЗУ. В табл. 32 приведены классификациониые параметры групп Б, В, Г, Д микросхемы памяти, на рис. 3.3 — временийе диаграммы ее работы. Параметры временийе диаграммы ДБИС ЗУ группы Б приведены в табл. 3.3. Статические параметры микросхемы К565РУ5Б представлены в табл. 3.4.

схемы К565РУ5Б представлены в табл. 3.4. ПБИС ЗУ К565РУ5 представляет собой запоминаю-

щее устройство с произвольной выборкой, организованию в виде 65 536 одиоразрядных слов (64 K×1). По

Тип микро- схемы	Напря- жение	Время вы-	Время цик-	Период регенерации.		ебляе-	
	питання, В	сительно сигнала RAS, ис, ие более	считыва- ния, ис, ие более	мс, ие бо- лее ие бо			
			,		в ре- жиме хране- иия	в ре- жиме обра- щения	
К565РУ5Б	5±10%	120	230	2	22	250	
K565РУ5В	$5 \pm 10 \%$	150	280	2	22	195	
К565РУ5Г	$5 \pm 5\%$	200	360	2	22	185	
К 565РУ5Д	5±5%	250	460	1 .	21	160	

всем входам и выходу она совместима с ТТЛ-схемами. ДБИС ЗУ выполнена в 16-выводном металлокерамическом корпусе типа 2103.16—5 (ДИП) ширяной 7,5 мм. Микросхема изготовлена по двухуровневой поликреминевой п-квальной МОП-технологии, обеспечивающей минимальные линейные размеры элементов 2,5 мкм и плошадь кристалла 22.2 мм². Номинальное напряжение пи-





Рис. 3.2. Динамическая БИС ЗУ К565РУ5:

— структурная скема: Дш X — дешифратор строк; Дш Y — дешифратор стоябор; Вай — материа 3П; Стр. — гевератор сигналь записк; УВАИ — устройство макода информация; УВАИ — устройство макода информация; УВАИ — устройство макода информация; УВАИ — регитероватор компорт и дей информация; ТСС — второй гевератор тактовых сигналов; УСС — устанитель счатывания; Стр. — графическое обозмачения



P и с. 3. 3. Времениы́е диаграммы работы микросхемы Қ565РУ5: a — режим записи; δ — режим считывания; δ — режим считывания-модификации-записи; ϵ — страничный режим записи; δ — страничный режим считывания; ϵ — режим регеневании

тания микросхемы +5 В. Потребляемая мощность в режиме хранения не превышает 22 мВт, а в режиме обращения — 250 мВт. Микросхема работает в диапазоне температур от —10 до $+70^{\circ}$ С. Выпускается в виде четырех групп исполнения, отличающихся быстродействием и потребляемой мощностью.

Функіпионнрование микроскемы памяти осуществляється при подаче двух внешних тактовых сигналов RAS и CAS, обеспечивающих с помощью ГТС1 и ГТС2 формирование внутренней временной диаграммы работы ДБИС ЗУ. Элементы памяти организованы в виде матрицы ЭП, осстоящей из 128 строк и 512 столбцов. Для выбора любого из 65 536 элементов памяти необходимо на 8-разрядный регистр адреса подать в мультиплексном режиме (за два последовательных сообщения) 16-разрядный код адреса. При этом восемь разрядов хода адреса строк




Рис. 3.3. Продолжение

(A0—A7) принимаются на PrA с помощью сигнала RAS, а восемь разрядов кода адреса столбцов (A8—A15) — с помощью сигнала CAS. Дешифрация строк и столбцов осуществляется с помощью ДшХ и ДшУ.

Микросхема памяти работает в следующих основных режимах: запись; считывание; считывание — модификация — запись; страничная запись; страничное считы-

вание; регенерация.

В режиме записи после перехода сигналов RAS, WR/RD и CAS в активное остояние — (логический 0) входная информация DI принимается сначала на входной тритгер — защелку, расположенный в УВВИ, а затем перезаписывается в выбранный ЭП. Стробом приема числа DI является то из сигналов WR/RD или CAS, который позже переходит в активное состояные. При этом если сигнал WR/RD становител активным раньше сигнала CAS, то время установления и удержания числе до точетивание сигнала CAS. Это так называемый режим ранные записи. В режиме поздонае записи сигнал WR/RD заперживается отмосительно сигнал WR/RD заперживается отмосительно сигнал CAS, а время установления и удер-




Рис. 3.3. Продолжение

жания входных данных отсчитывается от перехода сигнала WD/RD в активное состояние. Наличие перечисленных режимов записи позволяет более гибко использовать ДБИС ЗУ при построении на ее основе запоминаю-

щих устройств.

В режиме считывания информация D0 появляется на выходе устройства вывода информация УВывИ через время $\Lambda_{(RS)}$ после перехода сигнала RAS в активное состояние и сохраниется на выходе мирросхемы памяти до тех пор, пока CAS не перейдет в состояние логической 1. Считывание информации происходит без ее разрушения. Выходная информация не инвертируется относительно записываемой.

В режиме считывания — модифика-





Рис. 3.3. Продолжение


ции — записи происходит считывание информации, емодификация (изменение) в случае необходимости с последующей записью данных по одному и тому же адресу БИС ЗУ. Этот режим используется, например, в запиминающих устройствах с коррекцией ошибок или в ЗУ с побайтиой записью информации. Так как длительность цикла режима считывания — модификации — записи меньше суммариой длительности циклов считывания записи, то применение этого режима позволяет в ряде случаев улучшить технические характеристики запоминающих устройств.

В режиме страиччной записи (считывая имя) происходит запись (считывание) информации в ЭП, расположенных в разных столбиах одной из постоянию выбранных в пределах цикла обращения строки. В этом режиме достигается повышение быстродействия ДБИС ЗУ.

В режиме регенерации за один цикл происходит восстановление данных всех 512 элементов памяти,







расположенных в пределах той строки, адрес которой соответствует кору адреса регенерации. Восстановление информации во всей ЛБИС ЗУ осуществляется при периодическом переборе всех 128 строк за время, не превышающее 2 мс. В этом режиме на входы ДБИС ЗУ достаточно подать сигнал RAS и адрес строки (А0—АТ).

Параметр Обозначение параметра Значение параметра Параме				
Динтельность сигнала RAS CAS Верему установления сигнала RAS относительно САS адреса столопо, EAS САS Ви (каз) Верему установления сигнала дареса столопо, EAS САS Ви (каз) Ви (каз (каз (каз (каз (каз (каз (каз (каз	Параметр			
RAS CAS WR RD 5 (10.5) 10 (10.00) Bessis, установления сиспала RAS отисоктельно САS адреса строто» № RAS адреса строто» № RAS адреса строто» № RAS AS (150 (1626.5) 6 (10.00) 30 50 адреса столбио» № CAS AS (150 (1626.5) 6 (10.00) 0 - DI ° WR/RD 6 (10.00) 0 - DI ° WR/RD 6 (10.00) 0 - WR/RD 6 (10.00) 0 - CAS WR/RD 150 (10.00) WR/RD 5 (10.00) 0 - Bebus уагражания ситиала адреса строк отисоктельно RAS AS 150 (10.00) 150 (10.00) ARAS САS (10.00) 150 (10.00) 150 (10.00) DI > CAS (10.00) 150 (10.00) 150 (10.00) 150 (10.00) ARAS > CAS (10.00) 150 (10.00) 150 (10.00) 150 (10.00) DI > CAS (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00) WR/RD > CAS (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00)				
RAS CAS WR RD 5 (10.5) 10 (10.00) Bessis, установления сиспала RAS отисоктельно САS адреса строто» № RAS адреса строто» № RAS адреса строто» № RAS AS (150 (1626.5) 6 (10.00) 30 50 адреса столбио» № CAS AS (150 (1626.5) 6 (10.00) 0 - DI ° WR/RD 6 (10.00) 0 - DI ° WR/RD 6 (10.00) 0 - WR/RD 6 (10.00) 0 - CAS WR/RD 150 (10.00) WR/RD 5 (10.00) 0 - Bebus уагражания ситиала адреса строк отисоктельно RAS AS 150 (10.00) 150 (10.00) ARAS САS (10.00) 150 (10.00) 150 (10.00) DI > CAS (10.00) 150 (10.00) 150 (10.00) 150 (10.00) ARAS > CAS (10.00) 150 (10.00) 150 (10.00) 150 (10.00) DI > CAS (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00) WR/RD > CAS (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00) 150 (10.00)	Ллительность сигиала			
CAS WR/RD \$\$\ \ \ (\text{CAS}\) \$\ \ \ \ \ (\text{WR}\) 70 10 00 Bnessy, установления сыгылла RAS относительно \$\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		In ones	120	10.000
WR RD Fw (WR) 35 — RAS относительно САЗ Адреса строто» — RAS Адреса строто» — RAS — fsu (A—RS) — 0 — дареса строто» — RAS — fsu (A—RS) — 0 — дареса строто» — RAS — fsu (A—RS) — 0 — 0 — 0 — 0 — 0 — 0 — 0 — 0 — 0 —	CAS			
Время установления сигнала RAS отностиельно RAS вареае строк № RAS пареае строк № RAS п	WR/RD			10 000
адреас строк » RAS 4 14.1 (— R6) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Время установления сигнала	- w (wx)	00	
аарееа столбцов — САS — 150 — САВ — 150 — СИВ — 150 —	RAS относительно CAS	ISU (RAS-CAS)	30	50
СМТИВВЕНИЯ — САК	адреса строк » RAS	tsu (A-RAS)	0	_
DI	адреса столбцов.» CAS	tsu (A-CAS)	0	_
БР БВ БВ БВ БВ БВ БВ БВ		f SU (RD—CAS)	0	_
WR/RD CAS 43 (19Wit) 0 - CAS WR/RD 43 (19Wit) 70 - RAS WR/RD 15 (16.8-wit) 70 - Bремя удержания ситиала 45 (16.8-wit) 120 - вареса столбиов CAS 1 (16.8-wit) 15 - ABPCE са столбиов CAS 1 (16.8-wit) 25 -	DI CAS	(SU (DI-CAS)	0	_
CAS > WR/RD \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$		tsu (DI-WR)	0	_
RAS		fsu (WR-CAS)	0	_
Времи удержания сигиала алреас столо относительно RAS алреас столо относительно ситиала алреа		I SU (CAS-WR)	70	_
аврееа столбиов » САS писка-м, 155 — Аврееа столбиов » САS писка-м, 155 — ОП		t _{SU (RAS-WR)}	120	_
алреса столбиов » СЛS RAS » (RAS				
RAS САS II (САS – 24.5) 70 СОНТИВВЕНИЯ САS IV (САS – 20) 15 — DI > САS IV (САS – 20) 45 — — 15 — DI > САS IV (САS – 20) 45 — — — 45 — — — 45 — — — — 45 — — — — 45 — — — — 45 — — — 45 — — — 45 — — — — 45 — — — — 45 — — — — — 45 — — — — — — 45 —		t _{H (RAS-A)}	15	_
синтывания		f _{HICAS—A)}	25	_
DI		IH (CAS-RAS)	70	_
DI WR/RD 11 (€85-В) 45 - WR/RD > CAS 45 - - 45 - CAS > CAS 11 (€85-В) 45 - <td></td> <td>tv (CAS-RD)</td> <td>15</td> <td>_</td>		tv (CAS-RD)	15	_
DI > WR/RD Int (ми-ли) 45 — WR/RD > CAS Int (ASA-WB) 45 — CAS > RAS Int (ASA-WB) 150 — DI > RAS Int (ASA-CB) 95 — WE > RAS Int (ASA-DB) 95 — CHYMBABHMR > RAS Int (ASA-DB) 30 — ALMYCELHOLDER INTERDATE Int (ASA-DB) 75 — ALMYCELHOLDER INTERDATE Int (ASA-DB) — — ALMYCELHOLDER INTERDATE Int (ASA-DB) — — ALMYCELHOLDER INTERDATE Int (ASA-DB) — — ALTONIAN INTERDATE — — —	DI » CAS	t _{H (CAS-DI)}	45	_
САS			45	-
DI		th (CAS-WR)	45	
ТЕД ТЕ		fH (RAS-CAS)	120	_
Ситтмвании → RAS		fH (RAS-DI)	95	_
адрека сталбиов » RAS (писк-но) 30 / 75 — Далугельность интервала между сиг- налами: Вессия (писк-но) 176 — Сталугельность интервала между сиг- налами: Вессия (писк-но) 176 — Сталугельность (писк-но) 176 — Сталугельн	WE » RAS	tH (RAS-WR)	95	_
Длительность интервала между сиг- налами: RAS CAS (в страничном режиме) СAS (в страничном режиме) Время записи информации по сигналу RAS CAS Время фромта, спада Время фромта, спада Время относительно сигнала		t _{H (RAS-DI)}	30	_
налами: RAS CAS (а сграничном режиме) CAS (а сграничном режиме) EBCICAS TRECICAS TRECICA		fH (RAS-A)	75	-
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	Длительность интервала между сиг-			
СЛ5 (в страимчиом режиме) СЛ5 (в страимчиом режиме) СЛ5 (в страимчиом режиме) ГОТ (в страимчиом ре				
САS Время записи информации по сигиалу RAS САS Ни (WR—RAS) Бремя фокта, спада Время фокта, спада Время мыборки отиосительно сигиала Время мыборки отиосительно сигиала		IREC (RAS)		_
Время выборки отисительно сигиала t (ЕСС (с.4.5) 35 — t (ЕСС (с.4.5) 55 — t (ЕСС	САЗ (в страничном режиме)			-
$\frac{RAS}{CAS}$ $t_{H (WR-RAS)}$ t_{S} $t_{R (WR-RAS)}$ t_{S} t_{R}		IREC (CAS)	35	_
САS Время фронта, спада Время выборки отиосительно сигнала Время выборки отиосительно сигнала				
Время фроита, спада $t_{\rm R}, t_{\rm F}$ 3 35				_
Время выборки относительно сигнала				
CIG		t_R , t_F	3	35
CAS IA (CAS) 70				
	CAS	f _{A (CAS)}		70

Параметр	Обозначенне параметра	Значение пара- метра, нс	
		мнин- мальное	макси- мальное
RAS Время сохранения сигнала выходной	t _{A (RAS)}		120
информации относительно сигиала CAS	t _{DIS (CAS)}		35

Таблица 3.4

Параметр	Обозначение параметра	Значение параметра		
		мини-	максн- мальное	
Напряжение питания, В	U _n	. 4,5	5,5	
Ток потреблення динамический, мА	I DOT. ANN	-	45	
Ток потребления статический, мА	Inor. st	_	4,0	
Входное напряжение, В:				
логического 0	UIL	- 1,0	0,8	
логической 1	U_{1B}	2,4	6,0	
Выходное напряжение, В: логического 0	Uot	_	0.4	
логической 1	UOH	2,4	_	
Выходной ток, мА:	- 011			
логического 0	Lou	_	4.0	
логической 1	/on	_	2.0	
Выходной ток утечки, мкА	110	- 10	10	
Входной ток утечки, мкА	I _{LI}	- 10	10	
Входная емкость, пФ:				
по входам WR/RD, RAS, CAS	Cı	_	10	
по входам А, DI	Cı	_	6	
Выходная емкость, пФ	Co		10	
Максимальная емкость нагрузки, пФ	C	_	50	

Так как сигнал CAS равен при этом логической 1, то выход ДБИС ЗУ находится в состоянии высокого импеданса. Описанный режим называется только RAS. Существует еще так называемый режим скрытой регенерации.

Он реализуется, если после цикла обращения, предшествующего циклу только. RAS, сигнал CAS остается в состоянии логического 0. В этом случае выход ДБИС 3У не меняет того состояния, в которое он установился в предыдущем цикле обращения. Эта особенность ДБИС 3У используется для организации кортало регенерации, котда повторная подача сигнала RAS при активном сигнале САS формирует цикл регенерации при сохранении на выходе ДБИС 3У информации, считанной в предыдущем цикле.

Из всех перечисленных режимов микросхема памяти потребляет минимальную мощность в режиме *голькос* потребляет следую мощность в режиме *голькос* потремента и т. д. регенерация информации и т. д. регенерация информации также выполняется, причем в той строке ЭП, адрес которых соответствует строчной части адреса обращения.

Особенностью некоторых ДБИС ЗУ является наличие в них так называемого слогового режима, позволяющего записывать или считывать блок из четырех последовательно адресованных бит за время одного цикла работы микросхемы памяти. При этом адрес первого бита блока задается обычным способом, а адреса трех последующих бит формируются с помощью счетчика адресов, расположенного в БИС ЗУ.

■ При проектировании запоминающих устройств на ДБИС ЗУ необходимо учитывать, что для правильного функционирования микросхем памяти этого типа после включения питания требуется пауза (обычно не менее 2 мс) с последующей подачей 8—16 рабочих циклов обращения или регенерации.

Развитие динамических БИС ЗУ идет по пути совершействования технологии их изготовления, повышения степени интеграции и бысгродействия, снижения потребляемой мощности. Мировой тенденцией является четырехкратное увеличение каждые 3—4 года информационной емкости ДБИС ЗУ. За последние 15 лет степень интеграции ДБИС ЗУ возросла примерно в 1000 раз. По состоянию на 1987 г. емкость лучших микросхем памяти динамического типа, серейно выпускаемых зарубежными фирмами, составила 1 М бит при времени выборки 90 нс. Для экспериментальных образиов ДБИС ЗУ такой емкости достигнуто время выборки 30 нс и удельная потребляемая мощность 0.27 мкВГ/бит.

Рядом зарубежных фирм уже созданы эксперимен-

тальные образцы ДБИС ЗУ емкостью 4 М бит с временем выборки менее 100 нс и удельной потребляемой мощностью не более 0,1 мкВт/бит. Их промышленное освоение запланировано на 1988—1989 гг. Более дальней перспективой является создание в начале 90-х годов ДБИС ЗУ емкостью 16 М бит, в середине 90-х годов емкостью 64 М бит и к концу 90-х голов — емкостью 256 М бит. Это потребует разработки новой технологии с размерами элементов до 0.25 мкм. Так как при этом значительно уменьшается плошаль запоминающего элемента и величина хранимого в ней заряда, то весьма актуальной становится уменьшение потока сбоев из-за альфа-частиц, излучаемых материалом корпуса интегральных схем. Кроме того, трудности детектирования слабого сигнала на выходе ЭП потребуют новых схемотехнических решений при разработке линамических микросхем памяти такой информационной емкости.

3.3 Организация динамических ОЗУ

При построении динамических ОЗУ широкое распространение получил так называемый модульный принцип. Например, конструкция и компоновка ОЗУ для Единой Системы ЭВМ (ЕС ЭВМ) выполняется в виде ряда типовых модульных уровней, основные конструктивные и технологические параметры которых стандартизованы. В ЕС ЭВМ используются пять модульных уровней:

1 - интегральная схема;


 типовой элемент замены (ТЭЗ), содержащий интегральные схемы и другие необходимые комплектующие изделия, размещаемые на печатной плате;

3 — панель, содержащая до 58 ТЭЗ;

4 — рама, содержащая до шести панелей;
 5 — стойка, содержащая до трех рам.

Модульный принцип построения позволяет создавать устройства с различными технико-экономическими характеристиками, упрошает их разработку, изготовление, наладку и эксплуатацию. Подробное описание типовых конструкций, получивших наибольшее распространение в отечественных ЭВМ. понведено в [11].

Структура накопительного ТЭЗ. Для получения необходимой адресности и разрядности ОЗУ модули памяти должны обеспечивать в общем случае наращивание информационного объема путем объединения определен-



Р и с. 3.4. Структурная схема НТЭЗ на ДБИС ЗУ

ного числа модульных уровней. Непосредственное объединение ДБИС ЗУ осуществляется в накопительном ТЭЗ (НТЭЗ). На рис. 3.4 приведен вариант структурной схемы НТЭЗ на ДБИС ЗУ, часто используемой для построения ОЗУ большой емкости. В ее состав входят накопитель, состоящий из матрицы ДБИС ЗУ, схемы согласования (СС), адреса (ССА), тактовых сигналов (ССТС), входных данных (ССВхД), выходных (ССВых Д) сигнала записи ССЗп. Схемы согласования предназначены для согласования характеристик токов и напряжений, поступающих на НТЭЗ сигналов, с аналогичными параметрами ДБИС ЗУ. Так как современные ДБИС ЗУ согласуются с ТТЛ ИС, то СС могут быть выполнены на ИС этой серии. Для перехода с ТТЛ на другие уровни, например ЭСЛ, необходимы специальные трансляторы уровня ТТЛ — ЭСЛ и ЭСЛ — ТТЛ. Для повышения быстродействия ОЗУ трансляторы уровня располагаются непосредственно в НТЭЗ. Однако при этом уменьшается плотность компоновки ОЗУ и существенно возрастает потребляемая мощность. Поэтому если требования по быстродействию не являются первостепениями, то при компьюваке устройства трансляторы уровия целесообразно размещать вие НТЭЗ. Например, в функциональных блоках ОЗУ, формирующих адресные, тактовые и другие сигиалы, иеобходимые для работы ДБИС ЗУ

Рассмотренияя структурияя схема НТЭЗ обеспечивает хорошее соотношение между объемом, занимаемым БИС ЗУ, и остальиям оборудованием ОЗУ. Поэтому она часто используется для построения ОЗУ большой информационной емкости. В технически обсоиваниях случаях в состав НТЭЗ помимо схем согласования могту входить и другие функциональные элементы — буфериме регистры адреса, регистры входиых и выходных данных, дешифраторы тактовых ситналов и т. д. Их размещение в НТЭЗ, однако, более целесообразио при небольшой повторяемости НТЭЗ, так как в противном случае ухудшаются такие характеристики ОЗУ, как надежность, плотиость компомовки и потребляемая мощность компомовки и потребляемая мощность компомовки и потребляемая мощность

Характериям для ДБИС ЗУ, так же как и для статических БИС ЗУ, изготовляемых по МОП-техмологии, ввляется высокое входное омическое сопротивление. Поэтому при определении числа О ДБИС ЗУ, изгружаемых из ТТЛ-схему, учитывается в основном емкость входов микроском планти. Ппиближению О можно опе-

нить формулой

$$Q=\frac{C_{\max}}{C_{\mathfrak{l}}},$$

где ${}^{\prime}C_{\max}$ — максимальиая емкость иагрузки ТТЛ-схемы; C_1 — емкость входа ДБИС ЗУ.

Так как для ТТЛ ИС серии 155 емкость $C_{\text{max}} \le 200$ пФ, а для ДБИС ЗУ емкость $C_1 \approx 6 \div 10$ пФ, то $Q \le 20 \div 30$. При более точных расчетах необходимо учи-

тывать также и емкость печатиых проводников.

Выходиой каскад современных ЛБИС ЗУ строится по ххеме с тремя устойчивыми состояниями, обеспечивающей объединение выходов микросхем памяти по схеме логического ИЛИ. Выход ДБИС ЗУ имеет собственную емкость $C_0\approx 6+10$ пФ, согласуется, как правило, с ТГЛ-схемами и работает на емкостную нагрузку до 50—100 пФ, Поэтому число ДБИС ЗУ, объединяемых между собой по выходу обычно ие превышает 4-8. Объединение ИТЭЗ по выходу также реализуется достаточно просто, если схемы согласования ССВых Д имеют три




Рис. 3.5. Структурная схема ОЗУ на ДБИС ЗУ

устойчивых состояния. Примером ТТЛ-схемы, обладающей подобным свойством, служит ИС К155ЛП8.

Объединение НТЭЗ происходит в панелях, которые, в свою очередь, объединяются в раме. Последующее нарашивание информационной емкости устройства осуществляется при объединении рам. В необходимых случаях возможно и объединение отдельных стоем ЗУ. Функционально-законченным устройством является, как правило, стойка ОЗУ.

Структура ОЗУ на ДБИС ЗУ. Структура ОЗУ на ДБИС ЗУ въялется более сложной по сравнению с организацией статических ОЗУ. Объясияется это особенностями функционирования микросхем памяти динамического типа. На рис. 35. приведена структурная схема ОЗУ на ДБИС ЗУ. Ее работа осуществяляется следующим образом. Код адреса обращения принимается на регистр адреса (РгА). Далее logs // разрядов адреса (// — емкость ДБИС ЗУ) поступают на входы мультилексора адреса (МлА), а log-6 (С — число ДБИС ЗУ, входящих в один информационный разряд ОЗУ) — на входы дешфратора тактовых сигналов (ДшТС). При подаче на блок местного управления (БМУ) сигнала обращения ОБР сначаль запускается боло к ременной диа-

граммы (БВД), а затем — МЛА и блох формирования тактовых сигиалов (БФТС) RAS и CAS. В результате на блок макопителя (БНк) поступают мультиплексированные разряды кода адреса (по 0,5 log₈N разрядов в каждом сообщения) и один из G сигналов RAS и CAS. При этом если на входе БМУ отсутствует сигнал записи 3П, то в ОЗУ реализурется режим считывания информации, которая из БНк поступает на регистр выходных данных (РР Вых Д) и далее в процессор. Напичие на входе БМУ сигнала 3П запускает в режиме обращения блок формирования сигнала записи (БФСЗ) и в БНк производится запись информации из регистра входиых данных (РР Вх Д).

При йаличии импульса на выходе гъчератора регенерации (ГРгн), работающего с периодом $T_{res} = T_{per}/m_p$ (m_p — число строк ЭП в ДБИС ЗУ), к состоянию счетчика адресов регенерации СчАРги прибавляется 1. Код адреса регенерации (10д m_p разрядов) поступает из СчАРги в МлА и после запуска ББД далее — в БНк. Из ОЗУ в процессор выдается признак регенерации РГН. При этом БФТС формирует тактовые сигналы RAS, поступающие одновремению на все ДБИС ЗУ блока наступающие одновремению на все ДБИС ЗУ блока наступающие одновремения тактовых сигналов САS в цик-

ле регенерации не является обязательным.

Необходимым условием правильного функционироваиня ОЗУ на ДБИС ЗУ является нормальное завершеине любого рабочего цикла — считывания, записи или регенерации. Для этого требуется, чтобы между сигиалами ОБР и РГН не возникало конфликтных ситуаций. Так как сигиал РГН, как правило, формируется асиихронио и, кроме того, существует задержка (в в распространении сигналов между ОЗУ и процессором, то в общем случае при отсутствии специальных технических решений возможны коифликты между сигиалами ОБР и РГН. Одиим из способов их устранения является реализация следующего алгоритма обработки сигиала обращеиня и формирования цикла регенерации в ОЗУ, Если после выдачи из ОЗУ сигнала РГН сигнал ОБР отсутствует в течение времени $(2 \div 3) t_{3.5}$ то в ОЗУ формируется цикл регенерации. Если же сигиал ОБР поступает в ОЗУ в течение указанного интервала времени, то он обрабатывается, а цикл регенерации формируется по завершении считывания или записи информации. Возможны и другие способы устранения конфликтных ситуаций между сигналами ОБР и РГН. Например, размещение генератора регенерации и счетчика адресов регенерации в процессоре позволяет в максимальной степени приблизить источники сигналов ОБР и РГН и в конечном итоге устранить разницу в задержках распространения сигналов.

Представленную на рис. 3.5 структурную схему можно рассматривать как базомую для ОЗУ на ДБИС ЗУ. В зависимости от требований, предъявляемых к устройству, и их конкретной технической реализации организация ОЗУ может отличаться от базовой. В частности, в состав ОЗУ на ДБИС ЗУ могут входить блок обиаружения и коррекции ошибок, блок автономного контроля и диагностики устройства и другие функциональные блоки, улучшающие технико-экономические характеристики ОЗУ.

3.4 Особенности проектирования динамических ОЗУ

При проектировании динамических ОЗУ важны вопросы организации регенерации информации, снижения помех в цепях электропитания ДБИС ЗУ и

расчет мощности, потребляемой устройством.

Выбор способа регенерации информации в ОЗУ на ДБИС ЗУ. Необходимость периодического восстановления информации в ДБИС ЗУ требует организации соответствующего режима регенерации в ОЗУ. Способы регенерации информации в ОЗУ могут Овът различными. Однако наибольшее распространение получил способ равномерно распределенной регенерации, в соответствии с которым период регенерации Трег разбивается на равные интервалы времени длительностью Трег Трег/трер В конце каждого из интервалов формируется цикл регенерации, осуществляющий восстановление информации в одной из строк матруцы.

Другим возможным способом является пакстная или групповая регенерация, в соответствии с которой в конце каждого периода регенерации Трет формируются то, последовательных циклов регенерации. Этот способ эффективно применяется в запоминающих устройствах, допускающих резервный режим хранения информации, а также в устройствах с низкой средней частогой образатаже в устройствах с инякой средней частогой образатажного образатажного пределения строй образатажного пределения строй образатажного образатажного пределения строй образатажного образатажного пределения строй образатажного пределения строй образатажного образатажного пределения строй образатажного пределения строй образатажного пределения строй образатажного пределения в строй образатажного пределения строй образ

щений.

Сравнение рассмотренных способов регенерации информации показывает, что при равномерно распределен-

ной регенерации меньше уровень помех на шинах электропитания, а поэтому в большинстве случаев ей огдается предпочтение. Для сокращения потерь времейи регенерация обычно выполняется одновременно в одно-именных строках всех ДБИС ЗУ, входящих в состав ОЗУ или функционально законченной его части. Восстановление информации всего ОЗУ осуществляется при этом циклическим перебором всех строк за время Трег. Реализация подобной процедуры требует, однако, определенных аппаратучоных и временных заграт.

Во время инклов регенерации обращения к ДВИС ЗУ по считыванию или записи запрещены. Это, однако, не имеет принципиального значения в асикхронных ЭВМ и приводит лишь к усложнению интерфейса между процессором и ОЗУ, так как требуются дополнительные логические связи для разрешения конфликтных ситуаций между источниками обращения и регенерации. Числовой характеристикой занятости ОЗУ на регенерашию является относительное время занятости:

$$t_{\text{3aH}} = \frac{m_{\text{p}}t_{\text{H, ptr}}}{T_{\text{psr}}} 100 \%,$$

где $t_{\text{и. рег}}$ — время цикла регенерации.

Занятость ОЗУ на регенерацию можно снизить за счет выбора соответствующей структуры устройства, например, путем разбиения блока памяти на два подблока. один из которых содержит ячейки памяти с четными адресами, а другой — с нечетными. Регенерация информации в таком устройстве производится в одном из подблоков, например четном, если происходит обращение к подблоку с нечетными адресами, и наоборот. В состав каждого подблока должна входить схема слежения за интервалом времени, прошедшим после предыдущего цикла регенерации. Эта схема инициирует цикл регенерации в данном подблоке, если этот интервал превышает заданную норму. Описанный способ регенерации достаточно эффективен при последовательном обходе подблоков памяти по младшим разрядам кода адреса. Его эффективность, однако, резко падает при длинной серии обращений в один из подблоков памяти.

Восстановление информации в современных ДБИС ЗУ выполняется и при обычных циклах чтения или записи информации. При этом регенерация информации осуществляется в строках ЭП, выбираемых строчной частью адреса обращения. Учитывая эту собенность ДБИС ЗУ,

можно уменьшить время заиятости ОЗУ на регенерацию. Запоминая в течение периода регенерации коды адресов обращения к строкам ЭП, например в дополнительном ЗУ, можно восстановить информацию только в тех строках ДБИС ЗУ, к которым не проводилось обращение за время T_{per} Этот способ, так же как и предыдущий, эффективеи только при определенных условиях прохожде-

иня программы пользователя. Общим недостатком большинства существующих способов регенерации информации является необходимость реализации аснихронного интерфейса между ОЗУ на ДБИС ЗУ и процессором, что ограничивает область использования ДБИС ЗУ, в частности, в синхронных ЭВМ или синхронных блоках асинхронных ЭВМ. Однако, если допускается двукратное увеличение цикла ОЗУ, возможно устранение указанного недостатка. При этом первая часть цикла работы устройства отводится под цикл обращения к ОЗУ, а вторая — под цикл регенерации ОЗУ. Время выборки информации в этом случае ие возрастает.

Расчет помех в цепях электропитания ДБИС ЗУ. Для успешной реализации динамических ОЗУ напряжения электропитания на ДБИС ЗУ должны соответствовать иормам, предусмотренным ТУ на микросхемы памяти. Импульсный характер тока потребления ДБИС ЗУ приводит к возникновению помех на шинах электропитания. Особенно велики помехи во время регенерации информации, так как в активном состоянии в этом режиме находятся все ДБИС ЗУ, входящие в состав ОЗУ. Если отсутствуют специальные средства по снижению уровия помех, то амплитуда помех во время цикла регенерации достигает больших значений. Это уменьшает область устойчивой работы ОЗУ и может вызвать ошибки при его функционировании [17].

Простым и достаточно эффективным способом уменьшения помех на шинах электропитания ДБИС ЗУ является размещение в непосредственной близости от микросхем памяти высокочастотных керамических конденсаторов. Их число, как правило, соизмеримо с числом ДБИС ЗУ. При выборе коидеисаторов необходимо учитывать, что емкость — не единственный параметр конденсатора и эффективность использования конденсаторов существенио зависит от частотных характеристик и амплитуды сглаживаемых токов, частотных параметров конденсаторов и характеристик цепей электропитания. Вопросу




Рис. 3.6. Ток потребления ДБИС ЗУ Қ565РУ5




Рис. 3.7. Модель тока потребления по фронту или спаду тактового сигнала ДБИС ЗУ

выбора конденсаторов развязки уделяется большое внимание при разработке ОЗУ на ЛБИС ЗУ.

Анализ показывает, что, несмотря на количественные различия в амплитуде и динамических параметрах фронтов и спадов, общим для токов потребления ЛБИС ЗУ является наличие выскочастотных имитульсных выбрасов тока, первый из которых возинкает по фронту, а последний — по спаду сигилая RAS.

Для современных ДБИС ЗУ характерно также небольшое установившееся значение тока — менее 1015 % от максимальной амплитуды тока при включенном
тактовом сигнале RAS. Типичная форма тока потребленяя і(і) динамической ВИС ЗУ Кб65РУ5 приведена на
рис. 3.6. Амплитуда импульсного тока не превышает
70 мА, фронт и спад составляют около 20—30 ис. Второй
и третий выбросы тока обусловлены соответствению включением и выключением сигнала CAS. Установившееся
значение тока потребления равно 3—5 мА.

Импульс тока по фронту или спаду тактового сигнала можно для приближенных расчетов аппроксимировать треугольным импульсом (рис. 3.7). Аналитически такой

ток описывается выражением

$$i(t) = \begin{cases} 0 & \text{при } t \leqslant 0; \\ \frac{i_n t}{\tau} & \text{при } 0 \leqslant t \leqslant \tau; \\ \frac{i_n (2\tau - t)}{\tau} & \text{при } \tau \leqslant t \leqslant 2\tau; \\ 0 & \text{при } 2\tau \leqslant t. \end{cases}$$

Ток i(t) можно представить алгебраической суммой трех линейных, неограниченно возрастающих во времени токов, отличающихся наклоном и сдвигом во времени:

$$i(t) = i_1(t) + i_2(t) + i_3(t)$$

гле

$$i_1(t) = i_m t/\tau;$$

 $i_2(t) = -2i_1(t-\tau);$

$$i_2(t) = -2i_1(t-1)$$

 $i_3(t) = i_1(t-2\tau)$.

В этом случае помеха, возникающая на шинах электропитания при потреблении ДБИС ЗУ тока i(t), является суперпозицией помех, возникающих от перечисленных линейных токов.

На рис. 3.8 приведена эквивалентная схема непи электроильтания ДБИС ЗУ при размещении на печатной плате. Представленная схема в первом приближении является фильтром нижних частот (ФНЧ). Решая для ј-го звена ФНЧ (рис. 3.9) систему уравнений Кирхгофа в операторном виде при потреблении ДБИС ЗУ линейного тока $i(l) = i_n l/r$:

$$I_j(p) + I_2(p) = I(p);$$

 $pL_jI_j(p) = \left(pL_2 + \frac{1}{pC}\right)I_2(p),$


получим значение тока $i_{i}(t)$, протекающего в индуктивности L_{i} :

$$i_{l}(t) = \frac{i_{m}}{\tau} \left[t - \frac{L_{l}}{L_{l}^{*}\omega_{l}} \sin \omega_{l} t \right],$$

где $L_i = jL_1; L_i^* = L_i + L_2; \omega_i = (L_i^*C)^{-1}$

Соответственно помеха, возникающая на шине электропитания ДБИС ЗУ,

$$e_{aj}(t)=rac{l_m}{\tau}\Big[\ L_3+L_f^{**}+rac{2L_f^2}{L_f^*}\sin^2rac{\omega_jt}{2}\Big]\,,$$
rge $L_f^{**}=L_iL_2/L_f^*,$



Р н с. 3.8. Эквивалентная схема цепи электропитания ДБИС ЗУ:

 L_1 — иидуктивность печатиой платы между сосединии ДБИС ЗУ; L_2 и C — соответственно собствениая иидуктивность и ем-коть коиденсатора развязки; L_3 — индуктивность печатной платы от места подключения конденсатора до ДБИС ЗУ

миз приведенного выражения гледует, уго помеха e_{aj} (f) является суперпозицией постоянной составляющей помехи и колебательного процесса. Постоянная составляющая помехи e_{aj} (0) возникает в момент времени t=0 при скачкообразном изменении производной тока t(f):



Р н с. 3.9. Эквивалентная схема *j*-го звена ФНЧ

$$e_{\pi j}(0) = \frac{l_m}{\tau} [L_3 + L_j^{**}].$$

Колебательная составляющая помехи, возникающая при t>0, имеет вид

$$e_{nj} = \frac{2i_n L_l^2}{\tau L_l^*} \sin^2 \frac{\omega_l t}{2}$$

и представляет собой синусондальные колебания с периодом $T_i = 2\pi \sqrt{L_i C}$ колебательного контура, состоящего из последовательно соединенных индуктивности L_i и конденсатора C. При

$$\omega_i t/2 \ll \tau/(2\sqrt{L_i C)} \ll 1$$

колебательная составляющая помехи

$$e_{nj} \approx (i_m/\tau) (L_j/L_j^*)^2 (t^2/2C),$$

т. е. при увеличении емкости конденсатора помеху. e_n при t>0 можно получить сколь угодно малой. В этом случае асимптотическое значение помехи при $C\to\infty$ совпадает с собственной постоянной составляющей:

$$\lim e_{ni}(t) = e_{ni}(0).$$

При потреблении каждой из g переключаемых микроскем памяти тока i(t) ток $i_t(t)$, протекающий через индуктивность L_1 в l-м звене Φ HЧ эквивалентной схемы (рис. 3.8), равен сумме токов $i_t(t)$ всех звеньев Φ HЧ от l до g включительно:

$$i_l(t) = \sum_{j=1}^{g} i_j(t), \ l = 0, ..., g.$$

При этом возникающая в s-м звене ФНЧ помеха

$$e_{ns}(t) = \frac{i_m}{\tau} L_3 + L_1 \sum_{l=1}^{s} \frac{dI_l(t)}{dt}$$
.

Анализ этого выражения показывает, что максимальное значение помехи достигается при s=g, т. е. на наи-более удаленной от источника электропитания ДБИС ЗУ. Возникающая при этом помеха для случая $\cos{(\omega_t t)} \ll 1$ имеет вид

$$e_{\pi}(t) \approx \frac{i_{\pi}}{3} \left[L_3 + L_1 L_2 \sum_{j=1}^{g} \frac{j}{L_j^*} + \frac{L_1 t^2}{2C} \sum_{j=1}^{g} j \frac{L_j}{(L_j^*)^2} \right].$$

Из формулы следует, что значение помехи e₁(f) при бесконечно большой собственной индуктивности конденсаторов, что фактически соответствует отсутствию конденсаторов развязки в цепях электропитания, определяется из выражения

$$\lim_{L_2\to\infty}e_n(t)=\frac{i_m}{\tau}\left[L_3+\frac{L_1g(g+1)}{2}\right],$$

т. е. помеха в этом случае увеличивается в арифметической прогрессии от числа одновременно переключаемых БИС ЗУ. При бесконечно малом значении собственной индуктивности конденсаторов развязки выражение для помехи приобретает вид

$$\lim_{L_1 \to 0} e_n^i(t) = \frac{i_m}{\tau} \left[L_3 + \frac{t^2}{2C} \sum_{j=1}^g j^{-1} \right].$$

Рекомендуемые на практике значения емкостей керамнческих конденсаторов развязки составляют обычно 0.1—0,3 мкФ иа одну ДБИС ЗУ. Собственияя идуктивность конденсаторов при этом должив быть как можно меньше. Чтобы умечьщить индуктивность целей электропитания иа печатных платах, рекомендуестя выполнять рекомендуестя выполнять



Рис. 3.10. Зависимость тока потребления ДБИС ЗУ от частоты обращения

их в виде сетки ортогоиальных проводников. Использоваиме многослойных печатимх плат по сравиению с двухслойными также способствует снижению индуктивиости слоев электропитания.

Уменьшению уровия помех в цепях электропитания ДБИС 3У способствует также сокращейие числа одновременно, регенернруемых микросхем памяти. Например, при реализации циклов регенерации после каждого рабочего цикла обращения к ОЗУ число ДБИС ЗУ, регенернруемых одиовремению, может быть уменьшено путем увеличения числа циклов регенерации за врем туре. Возможиы и другие структуриые способы уменьшения помех при регенерации информации, оин, одиако, не получили широкого порменения и практике.

Расчет потребляемой мощности. Мощность потребления ТЭЗ, блоком памяти или ОЗУ на ДБИС ЗУ состоит из двух компоиентов: мощности Робр, потребляемой периферийными схемами, и мощности Робр, потребляемой микросхемами памяти. Мощность Робр, вычисляется путем суммирования мощностей рассенвания каждым электрорадиоэлементом, исключая микросхемы памяти. Для расчета мощности Робр и потребляемую ДБИС ЗУ при считывании или записи информации, а также мощиость хранения Робрапотребляемую ДБИС ЗУ в режиме хранения информации.

В ТУ и справочимх данимх на ДБИС ЗУ обычно приводится зависимость динамического тока потребления I_{tot} , дин I_{tot} , д

увеличеннем частоты работы. Поэтому мощность потреблення ДБИС ЗУ на частоте f равна

$$P_{\text{not}} \approx P_0 + (P_a - P_0)f/f_{\text{max}}$$

нли ОЗУ вычисляется по формуле

где $P_0=I_{\text{пот. дви}}(0)\,U_{\text{п}};\,\,P_a=I_{\text{пот. дви}}(f_{\text{max}})\,U_{\text{п}};\,\,f_{\text{max}}$ — макснмальная рабочая частота ДБИС ЗУ.

При частоте регенерации $f_{\rm per}=m_{\rm p}/T_{\rm per}$ потребляемая мощность

$$P_{xp. per} \approx P_0 + (P_a - P_0) T_{u min} / T_{per}$$
 (3.1)

где $T_{\text{u min}} = f_{\text{max}}^{-1}$ — минимальный цикл работы ДБИС ЗУ. В цикле обращения обычно не все ДБИС ЗУ участ-

В цикле обращения обычно не все ДБИС ЗУ участвуют в считывании или записи информации, часть из них находится в режиме хранения, поэтому мощность, потребляемая микросхемами памяти в ТЭЗ, блоке памяти

$$P_{\text{MI}} = P_{\text{a}}\Pi_{\text{a}} + P_{\text{XD, Der}}(\Pi_{0} - \Pi_{\text{a}}),$$
 (3.2)

где Π_0 — общее число ДБИС ЗУ в ОЗУ; Π_s — число ДБИС ЗУ, находящихся в ОЗУ в активном режиме.

3.5 Надежность динамических ОЗУ

При разработке ОЗУ на ДБИС ЗУ значительное внимание уделяется вопросам обеспечения и оценки надежности запомнающих устройств этого клас-са. Для правильного их решения несобходимо в первую очередь знать причины возинкновения ошибок в ОЗУ на ДБИС ЗУ.

Основные причины ошнбок в ОЗУ на ДБИС ЗУ. Надежность ОЗУ на дннамических БИС ЗУ в значительной степенн определяется надежностью микросхем памятн. Это объясняется тем, что число ДБИС ЗУ составляет большую часть (55—80 %) в общем оборудованин ОЗУ и их надежность может быть ниже надежности остальных комплектующих наделий, входящих в состав ОЗУ.

Нарушение функционнрования ДБИС ЗУ имеет постоянный или кратковременный характер. Причиной постоянной ненсправности является отказ — необратимый физический дефект ДБИС ЗУ. Отказ приводит к возникновению ненсправности в ОЗУ, которая устраивяется только при ремоите запоминающего устройства. БИСТ ЗУ ковремение нарушение функционирования ДБИС ЗУ возникает вследствие сбоев. Сбой ДБИС ЗУ, в отличие от отказа, вызывает временное изменение догического от отказа, вызывает временное изменение догического состояния отдельных бит, правильное состояние которых восстанавливается при записи истинных данных. Причиной сбоев ЛБИС ЗУ являются помехи в цепях электропитания, деградация параметров микросхем памяти и альфа-частицы. Специфическая особенность ЛБИС ЗУ их повышенная чувствительность к воздействию альфачастиц, образующихся при распаде радиоактивных материалов, которые содержатся в составе корпусов интегральных схем. Альфа-частицы, проникающие в кристалл, генерируют электронно-дырочные пары, которые при определенных условиях могут разрушить заряд, хранящийся на запоминающей емкости элемента памяти, и соответственно явиться причиной возникновения случайного сбоя ДБИС ЗУ. При сбое из-за альфа-частиц нарушается, как правило, функционирование отдельного бита ДБИС ЗУ. Чтобы уменьшить влияние альфа-частиц, разрабатываются новые схемотехнические решения и технологические процессы. Однако полностью вопросы уменьшения влияния альфа-частиц на уровне микросхем памяти еще не решены...

Исследования показали, что значение интенсивности составляет на этапе эксплуатации 2·10-6—2·10-7 чт¹. Интенсивность обоев из-за альфа-частиц может быть по—1000 раза выше этого значения. Интенсивность отказов ДБИС ЗУ при поставляек изготовителем объемительность отказов ДБИС ЗУ при поставке изготовителем объемительность отказов микросхем памяти. Для синжения нацальной интельности отказов микросхем памяти. Для синжения нацальной интельности отказов ДБИС ЗУ, а также устранения неисправностей, обусловленных скрытыми дефектами других комплектующих изделий, вкодящих в состав ОЗУ, при изготовлении ОЗУ производится термотренировка ОЗУ. Тот требует, однако, разработки специального технологического оборудования и выбора оптимальных режимов приработки устройства.

Для ДБИС ЗУ характерно наличие относительно большой доли отказов отдельных бит [18]. Менее вероятны отказы отдельных строк и столбцов ЭП, полные и смещанные отказы ДБИС ЗУ. Наличие полобной закономерности не принципивально для безызбыточных запоминающих устройств, в которых любой тип отказа ДБИС ЗУ приводит фактически к отказу запоминающего устройства. Однако в избыточных ОЗУ, например с коррекцией ошибок, распределение отказов микросхем памяти по типам нексправностей поязшает вероятность безотказной работы устройства, так как некорректируемая ошибка в накопителе может возникнуть при появлении по одному адресу только минимум двух отказавших бит, или бита и столбца, или столбца и строки и т. д.

■ Отказы и сбои ДБИС ЗУ, а также других комплектующих изделий, входящих в ОЗУ, приводят к ошибкам в хранимой в устройстве информации.

Для ОЗУ большой емкости, содержащих до 10^3-10^4 микросхем памяти и более, среднее время возникновения ошибки может иметь недопустимо малое значение. Это вызывает необходимость применения в таких устройствах

различных средств повышения надежности.

Повышение надежности ОЗУ на ДБИС ЗУ. Общими методами повышения надежности ОЗУ на динамических БИС ЗУ являются улучшение качеств используемых в них материалов, совершенствование технологии производства, создание оптимальных и стабильных условий эксплуатации, защита элементов или всего устройства от воздействия внешней среды (механических, климатических, экснуроматичных излучений и т. д.), соблюдение правил обращения с устройством в процессе его эксплуатации.

Основным практическим методом уменьшения числа ошибок, вызванных отказами и сбоями ДБИС ЗУ, а также другого оборудования ОЗУ, является использова-

ние корректирующих кодов (КК).

Корректирующий код образуется путем добавления к информационным разрядам группы контрольных разрядов, которые представляют собой свертку по mod 2 по определенному алгоритму групп информационных разрядов. Корректирующая способность кода определяется мощностью h, под которой понимается способность кода корректировать h-кратные ошибки. Важная характеристика кода — избыточность, зависящая от соотношения числа контрольных и информационных разрядов. Избыточность кода значительно возрастает с увеличением /г. Поэтому применение в ОЗУ мощных кодов из-за большой избыточности оборудования возможно только в технически обоснованных случаях. Эффективность применения в запоминающих устройствах корректирующих кодов зависит от емкости и структурной организации ОЗУ, периода его технического обслуживания, мощности корректирующего кода, степени поражения ДБИС ЗУ

при отказе или сбое, степени охвата корректирующим кодом оборудования ОЗУ.

В ОЗУ на одноразрядных ДБИС ЗУ, предназначенных для стационарных ЭВМ, наибольшее распространения получил корректирующий код Хэмминга, позволяющий исправлять любую однократную и обнаруживать двукратную ошибку. Практическая реализация кода Хэмминга достаточно проста

Для исправления в ОЗУ на ДБИС ЗУ ошибок, кратность которых превышает единицу, требуется применение более мощных корректирующих кодов. Эффективными кодами, предназначенными для коррекции л-кратным независимых ошибок, являются коды Боуза — Чоудхури — Хоквингема (БЧК-коды). Нелостатком этих кодов является то, что процедуры кодирования и декодирования осуществляются в них наиболее просто последовательным способом. Поэтому при использования БЧК-кодов в ОЗУ на ДБИС ЗУ необходимо преобразование блоков кодирования и декодирования для работь параллельном режиме. Подобное преобразование значительно увеличивает избыточность оборудования, что делает целесообразным применение БЧХ-кодов в ОЗУ стационарных ЭВМ только в технически обоснованных случаях.

Трудности, связанные с практической реализацией в ОЗУ кодов, исправляющих многократные ошибки, заставляют разработчиков искать более простые технические решения, позволяющие корректировать ошибки кратностью более единицы. Так, для коррекции двукратных ошибок в ОЗУ на ДБИС ЗУ можно использовать метод водомой инверсии, позволяющий применять обычный корректирующий код Хэмминга, однако при этом гребуется (вместо одного) четыре цикла работы запоминающего устройства, что допустимо для ряда применений

При выборе средств коррекции ошибок, а также при расчете надежности ОЗУ, использующих эти средства, необходимо учитывать помимо накопителя и другое оборудование запоминающего устройства, а также периодичность текнического обслуживания устройства. В ОЗУ с коррекцией ошибок (рис. 3.11) существует оборудование как окваченное, так и не охваченное КК. К первому относится накопитель на БИС ЗУ (блок Н), цепи приема и передачи данных (блок С); ко второму — блок местного управления, система электропитания и др. (блок В),




Рис. 3.11. Структурная модель ОЗУ с коррекцией ошибок

а также оборудование, в основном расположенное в ТЭЗ памяти, которое не охвачено кодом, но допускает принципиальную возможность охвата его корректирующим кодом (блок D).

С уменьшением периода технического обслуживания Т с средняя наработка до отказа (СНДО) блоков Н и С. охваченных КК, возрастает, вследствие чего при малых Тоб СНДО запоминающего устройства определяется только надежностью блоков В и D, не охваченных КК. Часть оборудования (блок D) может быть также охвачена КК. Для этого мощность КК должна быть не менее максимальной длины пачки ошибок, возникающих при отказе или сбоях указанного оборудования, например формирователей управляющих (адресных, тактовых) сигналов в ТЭЗ памяти. Применение мощных кодов, например кода Файра, исправляющего пачки ошибок, дает возможность охватить КК блок D при относительно небольшой избыточности оборудования. А введение избыточных элементов в цепи формирования управляющих сигналов позволяет получить одноразрядную организацию ТЭЗ памяти по цепям формирования указанных сигналов и использовать для коррекции возникающих в них ошибок обычный код Хэмминга.

Дальнейшее повышение надежности ОЗУ на ДБИС

ЗУ обеспечивается за счет увеличения безотказности оборудования, не окваченного КК (блок В), путем его резервирования. В этом случае при возникновении в основном блоке неисправности вводится резервный блок. Надежность устройства переключения на резерв, а также устройств контроля правильности функционирования оковного и резервного блоков должна быть при этом высокой. Из-за большой избыточности оборудования (дублирования троирования и т. д.) применение резервирования целесообразно, однако только в технически обосмованных случаях.

Оценка надежности ОЗУ с коррекцией ошибок. В ОЗУ, содержащем S динамических БИС ЗУ с интепсивностько отказов λ_0 , в среднем через время $t_1 = (\lambda_0 S)^{-1}$ возинкает отказ ДБИС ЗУ. Накопитель (блок H) с коррекцией однократных ошибок работает при условии, что по любому из адресов устройства к моженту времени t имеется не более одного отказавшего бита. Расчет показывает, что в отсутствие периодического технического обслуживания по замене отказавших ДБИС ЗУ средняя наработка до отказа накопителя с коррекцией однократных ошибок определяется выражением [20]

$$T_{\rm H}^* \approx \frac{\beta}{\lambda_0 S} \sqrt{\frac{\pi G}{2}},$$
 (3.3)

где β — коэффициент, учитывающий степень поражения ДБИС ЗУ при отказе; G — число ДБИС ЗУ, образующих один разряд ОЗУ.

Коэффициент $\beta = \beta_{max} = \sqrt{N}$ — при однобитовых отказах ДБИС ЗУ и $\beta = \beta_{min} = 1$ — при полных отказах ДБИС ЗУ.

При проведении периодического технического обслуживания по замене отказавших ДБИС ЗУ СНДО накопителя с коррекцией ошибок можно существенно увеличить. СНДО накопителя с коррекцией однократных ошибок при $T_{col} \ll T_{bl}$ определяется формулой

$$T_{\mathrm{H}}^*(T_{\mathrm{od}}) \approx \frac{2\beta^2 G}{(\lambda_0 S)^2 T_{\mathrm{od}}}$$
 (3.4)

Применение корректирующего кода для исправления ошибок в блоках H и C позволяет увеличить СНДО запоминающего устройства в γ_{KK} раз [19]:

$$\gamma_{KK} = \frac{T_{BD}^{-1} + T_{HC}^{-1}}{T_{BD}^{-1} + (T_{BC}^{*})^{-1}},$$

где
$$T_{
m BD}^{-1} = T_{
m B}^{-1} + T_{
m D}^{-1}; \ T_{
m B}$$
 и $T_{
m D}$ $T_{
m HC}^{-1} = T_{
m H}^{-1} + T_{
m C}^{-1}; \ T_{
m H}$ и $T_{
m C}$

СНДО блоков В и D;
 СНДО блоков Н и С с выключенными средствами коррекции

$$(T_{\text{Hc}}^*)^{-1} \approx (T_{\text{H}}^*)^{-1} + (T_{\text{C}}^*)^{-1};$$

 T_{H}^* и T_{C}^*

ошибок;
— СНДО блоков Н и С с включенными средствами коррекции оппибок

Так как при малых периодах технического обслуживания $T_{BC}^{BC}\gg T_{BC}$ то

$$\gamma_{\text{max KK}} = 1 + T_{\text{BD}}/T_{\text{HC}}$$

т. е. максимальное увеличение безотказности ОЗУ с коррекцией ошибок определяется отношением СНДО оборудования, не охваченного КК, к СНДО блоков Н и Соотключенными средствами коррекции ошибок. Охват корректирующим кодом блока D увеличивает среднюю наработку до отказа ОЗУ не более чем в утытку пастора.

$$v_{\text{max KK}}^* = 1 + T_B/T_D$$
.

Поэтому при охвате корректирующим кодом блоков Н, С и D возрастание СНДО запоминающего устройства не будет превышать

$$\gamma_{\text{max KK}}^{**} = (1 + T_B/T_D)(1 + T_{BD}/T_{HC}).$$

Из привеленных формул следует, что эффективность применения КК в ОЗУ на ДБИС ЗУ ограничена сверунадежностью оборудования, не охваченного КК. Безотказность ОЗУ можно увеличить в несколько раз за счет коррекции ошибок не только в накопителе, но и в оборудовании, которое не охвачено КК, но может быть охвачено им.

3.6 Контроль динамических ОЗУ

 На этапах разработки, производства и эксплуатации ОЗУ должен быть обеспечен контроль исправности микросхем, ТЭЗ памяти и ОЗУ. Ненсправное состояние перечисленных объектов контроля определяется в общем случае путем проверки статических и динамических параметров, а также проверки функционирования при функциональном контроле. Статические параметры (входные и выходные токѝ и истатические параметры (входные и выборки; длительности и фроиты сигиалов) измеряются, как правило, при приемо-сдаточных испытаиях микологом пламяти ТЭЗ и ОЗУ з также при являкае

возникших в иих иеисправиостей.

Особое место при проверке исправного состояния ДБИС ЗУ, ТЭЗ памяти и ОЗУ занимает контроль времени регенерации, являющийся специфичным для устройства этого типа. Период регенерации ДБИС ЗУ определяется, как уже отвечалось, токами утечки запоминающего кондеисатора динамического ЭП. При наличии дектов вызывающих ловышениые токи утечки, возможна потерь, информации в ЭП из-за разряда запоминающего коидеисатора за время, меньшее Т_{ре}. Поэтому контроль времени регенерации может производиться, например, следующим образом: после записи в ДБИС ЗУ определенной информации подача, тактовых сигиалов на микросхему памяти прекращается и через время Т_{рег} производиться считывание и сравнение с эталоном записанию информация с сравнение с эталоном записаниой информация.

Контроль T_{per} осуществляется с помощью статических

или динамических АФТ.

Динамические $A\Phi T$ отличаются от статических тем, что в течение паузы T_{per} происходят обращения к иеконтролируемым $\Theta \Pi$. Ниже дано описание двух статических и трех динамических $A\Phi T$ для контроля времени

регенерации.

1. АФТ «статический». В ДБИС ЗУ записывается произвольная информация, выдерживается пауза T_{pon} в течение которой на ДБИС ЗУ ие подаются тактовые сигиалы. Затем информация последовательно считывается по столбцам и сравивается с ранее записаниой. Длительность $T_{hot} = 2(2N_H + T_{pe})$.

2. Статический АФТ «шахматиый код с регенеранией». В ДБИС ЗУ записывается «шахматиый код», выдерживается пауза Т_{рег} и затем из отдельного столбца считывается информация (при этом регенерация автоматически происходит во всех строках ДБИС ЗУ). Процедура последовательно повторяется для всех строк ДБИС ЗУ, Длительность Т_{лот} = 2(N¹⁾T _{per} + 2Nt).

3. АФТ «возбуждение матрицы чтением строк». Во время паузы Т_{рет} происходит считывание информации из инечетных строк ДБИС ЗУ. Затем проверяется правильность информации, записаниой в контролируемые чет-




Рис. 3.12. Зависимость периода регенерации от температуры окружающей среды

ные строки. Аналогично проверяются нечетные строки ДБИС ЗУ. Длительность $T_{A\Phi T} = (2T_{per} + 3Nt_u)$.

4. АФТ «возбуждение матрицы многократным считыванием из столбцав. В ДВИС ЗУ записывается определенный фон, а в выбранный столбец — «шахматный код». Во время паузы Т_{рет} происходит последовательное считывание по выбранному столбцу. При этом проверяется ток утечки между соседними ЭП в контролируемом столбце (токи утечки в одной строке между соседними ЭП маловероятны). Затем информация считывается из выбранного столбца. Процедура повториется для каждого столбца. Залительность То-дат = 2 (N¹²⁷ p_{er} + 4 NL₂).

5. АФТ «возбуждение матрицы обращениями по квадрату». В контролируемый ЭП записывается I (0). В течение паузы $T_{\rm per}$ происходят следующие многократные обращения к восьми ЭП, являющимся соседними для контролируемого ЭП: запись 6 (1), считывание, запись 1 (0), считывается из контролируемого ЭП. Процедура повторяется для всех ЭП динамического БИС 3У. Длительность $T_{\rm AФT} = 2(MT_{\rm SF}+2NL)$.

Все представленные АФТ регенерации, кроме АФТ

«статический», проверяют также и отсутствие записи в ПБИС ЗУ, а два последних АФТ коитролируют, кроме

того, и ложное считывание информации [9].

При контроле времени регенерации необходимо учитывать значительное уменьшение T_{pr} , при повышении температуры (рм. 3.12), а также отмеченную выше зависимость потребляемой мошности от частоты обращения к ДБИС ЗУ. Для повышения эффективности контроля T_{pr} целесообразмо тестирование ДБИС ЗУ осуществлять им амаксимальной рабочей температуре, а между циклами регенерации также на максимальной частоте производить обращение к ДБИС ЗУ, исключая при этом контролируемые ЭП. Это приводит к разогреву кристалла ДБИС ЗУ и возрастанию на ием имульсими ломех. Эффективность проверки T_{pr} увеличивается, кроме того, проведением функционального контроля при максимальиом и минимальном рабочних значениях напряжения электропитация ДБИС ЗУ.

Время-регенерации ДБИС ЗУ при повышениой температуре проверяется в термокамерах, пропускная способиость которых в условиях серийного производства микросхем памяти должна быть достаточно высока. Аналогчиными установками оснащают для входного коитроля ДБИС ЗУ предприятия-разработчики ОЗУ, использующие микросхемы памяти динамического типа. а также

заводы-изготовители ОЗУ.

С течением времени $T_{\rm per}$ может ухудшаться из-за деградации характеристик ДБИС ЗУ, поэтому контроль T рес целесообразио проводить и у пользователя ОЗУ. При эксплуатации ДБИС ЗУ в составе ОЗУ время регеиерации при максимальной рабочей температуре обычно ие проверяется, так как аппаратурные затраты на ее проведение у потребителя устройства достаточно велики. Контроль времени регенерации у пользователя ОЗУ осуществляется, как правило, при температуре эксплуатации устройства, которая примерио вдвое меньше максимальной рабочей температуры ДБИС ЗУ. При этом иорма времени регенерации может в 10-20 раз (рис. 3.12) превышать значение Трег при максимальной рабочей температуре ДБИС ЗУ. Увеличение $T_{\rm per}$ при проверке времени регенерации таким способом необходимо учитывать на этапе разработки запомниающего устройства.

3.7 Практический расчет динамического ОЗУ

В качестве примера рассмотрим некоторые вопросы построения ОЗУ на ДБИС ЗУ емкостью 64 К бит К565РУ5Б при следующих технических требованиях (ТТ) к устройству:

Информационная емкость - 32768 К байт

Организация — 4096 K слов × 64 разряда

Время цикла — 0,4 мкс Время выборки — 0,3 мкс Потребляемая мошность — 0.5 кВт

Наработка до отказа — 1000 ч

На рис. 3.13 приведена электрическая схема НТЭЭ емкостью 128 К байт, который остоит из 16 ДБИС 39, (RAM), организованных в виде 256 К слов./х фарэрала. В качестве схем согласования адреса, яктичных должных делизар записи использованы ТТР-схемы 150ЛН1 (Т101). Объединение НТЭЭ по выходу для наражительных размение и 150ЛН1 (Т101). Объединение НТЭЭ по выходу для наражительных размения и 150ЛН1 (Т101). Объединение НТЭЭ по выходу для наражительных размения и 150ЛН1 (Т101). В померя по выходу для наражительных состоящих Подключение И 155ЛПВ к выходной шине обеспечивается шиной управления ШТВ Мощиость, потребляемая ДБИС 39 К 565РУБЭ в режиме хране-

Мощность, потребляемая ДБИС ЗУ К565РУ5Б в режные хранения информации, оценивается при следующих исходимх данных: $P_0 = 0.022$ Вт; $P_s = 0.25$ Вт; $m_p = 128$; $T_{u,min} = 0.23$ мкс; $T_{per} =$ = 2000 мкс — по формуле (3.11):

 $P_{\text{to ner}} \approx 0.022 + (0.25 - 0.022)(128 \cdot 0.23/2000) = 0.025 \text{ Bt.}$

Мощность, потребляемая ДБИС ЗУ в НТЭЗ в режиме считывания нли записи ниформации оценивается при $\Pi_0=16$ и $\Pi_s=4$ по формуле (3.2):

 $P_{\text{MB}} = 0.25 \cdot 4 + 0.025(16 - 4) = 1.3 \text{ Bt.}$

Мощность, потребляемая ДБИС ЗУ в НТЭЗ в режиме хранення ннформацин, определяется как

 $P_{\text{MR. per}} = P_{\text{xp. per}} \cdot \Pi_0 = 0.025 \cdot 16 = 0.4 \text{ Bt.}$

Число корпусов ИС схем согласования на НТЭЗ равно 5. Поэтому мощность, потребляемая НТЭЗ в режиме считывания или записи информации, равна (предполагается, что мощность, потребляемая каждой ИС, составляет 0,22 мВт)

 $P_{\text{HT93}} \approx 0.22 \cdot 5 + 1.3 = 2.4 \text{ Bt.}$


Мощность, потребляемая НТЭЗ в режиме хранения информации.

 $P_{\text{HT93 orr}} = 0.22 \cdot 5 + 0.4 = 1.5 \text{ Bt.}$

Общее число НТЭЗ емкостью 32 768 К байт составляет 256 -шт. Из них 16 шт. могут находиться в режиме считывания или записи информации, остальные 240 шт. — в режиме хранения. Поэтому мощность, потребляемая накопителем ОЗУ, состоящим из 256 НТЭЗ.

 $P_{\text{HT33: Q3y}} = 2.4 \cdot 16 + 1.5 \cdot 240 = 400 \text{ Bt.}$

При расчете временной днаграммы необходимо учитывать задержки распространения сигналов через схемы согласования и их относитель-



Р и с. 3.13. Электрическая схема НТЭЗ емкостью 128 К байт

ный разброс. Спедует_твуме учесть, что время выборки ДБИС 3У относительно сиятыла RAS - с t_1 (t_2), t_3 (t_4), t_4) t_5 (t_4), t_4) t_5 (t_4), t_5 (t_4), t_5 (t_4), t_5 (t_4), t_5 (t_5), t_6 (t_6), t_6), t_6), t_6), t_6 (t_6), t_6)

 $t_{\text{SU}(\text{RAS}-\text{CAS})} \ge t_{\text{H}(\text{RAS}-\text{A})} + t_{\text{SU}(\text{A}-\text{CAS})} + t_{\text{R}(\text{CAS})} + t_{\text{R}(\text{A})} + t_{\text{R}(\text{A})};$ $t_{\text{W}(\text{RAS})} \ge t_{\text{SU}(\text{RAS}-\text{CAS})} + t_{\text{SU}(\text{CAS}-\text{WR})} + t_{\text{H}(\text{WR}-\text{RAS})} + t_{\text{R}(\text{WR})};$

twicas) > tsuicas - we + thing - casife out

Большое винмание при проектировании ОЗУ на ДБИС ЗУ уделяется

вопросам обеспечения надежности устройства. Общее число ДБИС 3У в ОЗУ ξ = 4096, число ДБИС 3У, образующих один разряд накоиптеля, G=64 Полагая интенсивность отказов ДБИС 3У $h_o \approx 10^{-6}$ ч $^{-1}$, получим среднее время возникловения отказавшей ДБИС 3У в накопителе без средств коррекция ощибок.

$$T_{0H} = (\lambda_0 S)^{-1} = (10^{-6} \cdot 4096)^{-1} \approx 244 \text{ y},$$

что меньше СНДО, заданной ТТ нв ОЗУ.

Для повышения издежиости накопителя на одноразрядных ДБИС ЗУ К565РУ5 используется код Хэмминга, исправляющий однокративе ошибки. Изобаточное часло контрольных разрядов лу кода Хэмминга связано с числом ле информационных разрядов кодового слова соотношением [18]

$$n_{\rm C} + n_{\rm X} \le 2^{"} - 1$$
.

Добавление еще одного контрольного разряда, являющегося сверткой по mod 2 всех разрядов кодового слова, позволяет ие только исправлять однокрвтиме, но и обиаруживать двухкратиме ошибки. При $n_C = 64$ число контрольных разрядов кода Хэминига $n_C = 84$

число контрольных разрядов кода Хэммиига $n_X = 8$.
Общее число ДБИС ЗУ в ОЗУ с учетом контрольных разрядов кода
Хэммиигв S = 4608 шт. Соответственно среднее время возникиовения
отказавшей ДБИС ЗУ в накопителе, охраченном кодом Хэммиига.

$$T_{0H} = (\lambda_0 S)^{-1} = (10^{-6} \cdot 4608)^{-1} = 217 \text{ y}.$$

СНДО накопителя с коррекцией однократных ошибок в отсутствие периодического технического обслуживания по замене отказавших ДБИС 3У оценивается формулой (3.3)

$$T_{\rm A}^* = \frac{1}{10^{-6} \cdot 4608} \sqrt{\frac{\pi \cdot 64}{2}} \approx 2176 \text{ y.}$$

Общее число ИС схем согласования, рвсположенимх в НТЭЗ, состввляет $S_{\rm MC} \approx 1440$ шт. Полагвя, что интенсивность отказов $\lambda_{\rm MC} = 0.5 \cdot 10^{-6}$ ч $^{-1}$, среднее время возинкиовения отказавшей ИС схемы

 $T_B = (\lambda_{HC}S_{HC})^{-1} = (0.5 \cdot 10^{-6} \cdot 1440)^{-1} \approx 1389 \text{ y}.$

При этом в первом приближении СНДО ОЗУ с коррекцией одиократиых ошибок

$$T_{GSV} \approx \lceil (T_B^*)^{-1} + T_B^{-1} \rceil^{-1} = \lceil 2176^{-1} + 1389^{-1} \rceil^{-1} \approx 846 \text{ y}.$$

При более точной оценке, учитывающей надежиость остального оборудования, входящего в состав ОЗУ на ДБИС ЗУ (например, блока местного управления, системы электропитания и т. д.) эта цифра еще меньше.

Дополнительно надежность накопителя можно увеличить за счет проведения периодического технического обслуживания по замене отказавших ДБИС 3У. Оценка по формуле (3.4) показывает, что, например, при $T_{ob} = 336$ ч СНДО

 $T_{\rm H}^* = 2 \cdot 64 \cdot 217^2 / 336 \approx 17 938$ ч.

С учетом схем согласования СНДО ОЗУ при $T_{\circ 6}=3364$ уменьшается до величины

 $T_{\text{OSY}}^* \approx [T_{\text{H}}^{*-1} + T_{\text{B}}^{-1}]^{-1} = (17938^{-1} + 1389^{-1}]^{-1} \approx 1286 \text{ q.}$

3.8 Перспективы развития динамических ОЗУ

Емкость первых серийных ДБИС 3У с произвольной выборкой, созданных в начале 70-х годов, составляла 1 К бит. Нескогря на такие достониства, как ниякая погребляемая мощность, конструктивная и функциональная завершенность, достаточно высокое бысгродействие, простога при построения и изготовления устройств памяти, они были малопригодными для ОЗУ большой емкости на-за относительно высокой стоимости сравнительно малой емкости. Промышленное совоение в середине 70-х годов ДБИС ЗУ емкостью 4 К бит, а в конце 70-х годов — 16 К бит позволило разработать ОЗУ, превосходящие по основным техническим характеристикам ОЗУ на ферритовых сераечинках (табл. 3.5).

Таблица 3.5

Характеристика ОЗУ	Значение характеристики, ОЗУ на		
	ферритовых сердечниках	ДБИС ЗУ К565РУ1 (4 К бит)	ДБИС ЗУ К565РУЗ (16 К бит)
Емкость в стойке, М байт Время выборки, мкс Время цикла, мкс Потребляется мощность, кВт Удельиая потребляемая мощ-	1 0,65 1,25 7	4 0,60 0,80 6	16 0,60 0,80 4
иость, мкВт/бит	750	160	53

ОЗУ меньшей емкости, например 8 М байт на ДБИС ЗУ емкостью 16 К бит, занимает объем в несколько панелей ЕС ЭВМ. Это позволяет размещать такие запоминающие устройства непосредственно в стойке центрального процессора, что увеличивает скорость обмена информацией межлу процессором и основной оперативной памятры [16].

Использование ДБИС ЗУ большей степени интеграшин, например К565РУЗ, дает возможность увеличить емкость устройства памяти до 200 М байт в стойке и синжость устройства памяти до 200 М байт в стойке и синживтубит. Применение ДБИС ЗУ емкостью 256 К бит
позволит разработать ОЗУ емкостью до 500—800 М байт
в стойке, а использование микросхем памяти емкостью
1 М бит позволит разместить в одной стойке до 2 Г байт
иформации. Однако применение запоминающих устройств такой сверхбольшой емкости в качестве основной
поеративной памяти возможно лишь при соответствуюшем математическом обеспечения ЭВМ. Важнейшие вопросы при создании ЗУ такой емкости — обеспечение
необходимого уровня их надежности и темпа обмена с
пентральнымы пописскором ЭВМ.

Предполагается, что основным средством повышения надежности ОЗУ на одноразрядных БИС ЗУ станет применение корректирующих кодов, исправляющих 1—2 ощибки. В технически обоснованных случаях дополнительным способом увелячения надежности ОЗУ может

быть резервирование оборудования.

Применение более мощных корректирующих средств будет целесообразным при использовании в ОЗУ много-

разрядных ДБИС ЗУ.

Темп обмена с процессором большинства современных ОЗУ на ДБИС ЗУ не превышает несколько десятков М байт/с. В дальнейшем эта цифра должна увелячиться минимум на порядок, например, для перспективных ЭВМ серхбольшого быстродействия. Учитывая, что сикость ОЗУ для ЭВМ такого класса, как правило, весьма велика, можно предполагать, что их реализация возможна только на БИС ЗУ динамического типа.

Помимо применения ОЗУ на ДБИС ЗУ в качестве основной оперативной памяти ЭВМ предполагается еще одно перспективное направление использования ДБИС ЗУ — в дополнительной буферной памяти большой и верхбольшой и иформационной емкости (до 128—256 М байт и более), расположенной между сравнителье медленными дисковыми ЗУ и достаточно быстрым

центральным процессором. Введение в ЭВМ такой памяти позволяет хранить наиболее часто используемую информацию дисковых ЗУ и, кроме того, обеспечивает по сравнению с дисковыми ЗУ существенно меньшее время выборки данных и более высокую скорость их передачи.

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ

- 3.1. Что такое режим считывания модификации записи?
- 3.2. В каком режиме ДБИС ЗУ потребляет минимальную мощность?
 3.3. Что такое режим «скрытой» регенерации?
- 3.4. Для чего предназначены схемы согласования в НТЭЗ?
- для чего предназначены схемы согласования в Н193?
 Почему возникают конфликтные ситуации между сигналами ОБР
- Каким образом можно уменьшить потери времени на регенерацию?
 От чего зависит уровень высокочастотных помех в цепях электропитания ЛБИС ЗУ?
- 3.8. Для чего применяются корректирующие коды в ОЗУ на ДБИС ЗУ?

3.9. Каковы перспективы развития динамических ОЗУ?

Глава

Постоянные запоминающие устройства

4.1 Область применения

■ Постоянные запоминающие устройства (ПЗУ) предназначены для хранения постоянной или редко изменяемой информации, которую можно с читать из памяти так же просто, как и из ОЗУ, но нельзя так же просто за пи сать в память.

ПЗУ и их разновидности, например программируемые лические матрицы (ПЛИ), широко используются для построения управляющих программных или микропрограммных памятей и различных логических комбинационных схем ЭВМ и систем автоматики, например преобразователей кодов, дешифраторов, генераторов последовательностей сигналов, мультиплексоров, сдвиговых и счетных регистров и т. д.

На первых этапах развития вычислительной техники, когда ОЗУ были дороги, ПЗУ использовались в ЭВМ для хранения универсальных математических констант. Хотя ПЗУ и применялись в устройствах автоматики, особой необходимости в их широком использоватие не было, так как вместо ПЗУ всегда можно было использовать ОЗУ, записав в него соответствующую программу. Такой подход был оправдан для своего времени, так как использоватие ПЗУ не давало никаких преимуществ ни в стоимости, им в производительности.

В настоящее время в результате развития полупроводниковой технологии ПЗУ стали компактнее, их электронные схемы проще, чем в ОЗУ. Так, плогность компоновки электронных схем в кристалле ПЗУ в 8— 10 раз выше, чем для статических ОЗУ. Поэтому ПЗУ оказываются дешевле ОЗУ и их чаще используют для хранения неизменяемых частей программного обеспечения или постоянных данных.

Преимущества ПЗУ особенно ярко проявляются при использовании в устройствах управления ЭВМ, наиболее сложных и трудоемких в разработке частей ЭВМ, независимо от того, где они применяются — в микропро-

цессорах, мини-ЭВМ или универсальных ЭВМ.

Устройства управления, построенные на основе нерегулярных логических схем на вентилях, называются аппаратными. Их примевение обеспечивает максимальное быстродействие, но разработка и коррекция аппаратных устройств управления сложны и трудоемки. Построенные на основе ПЗУ устройства управления называются микропрограммными. Они отличаются высокой гибкостью, низкой стоимостью и позволяют легко изменять набор команд ЭВМ путем замены ПЗУ, хотя их быстродействие ниже аппаратных,

Коррекция информации устройств управления ЭВМ в процессе эксплуатации. Поэтому возможность простого изменения хранимой информации делает ПЭЗ и подобно им устройства незамениямым в решении проблемы сокращения сроков и стоимости проектирования и экслуатации, сообенно в микропроцессорных системах.

▲ Основные параметры ПЗУ — быстродействие, информационная емкость и погребляемая мощность — являются, как правило, противоречащими: с увсличением информационной емкости ПЗУ снижается его быстродействие и растет погребляемая мощность.

Кроме того, ПЗУ характеризуется такими параметрами, как стоимость, надежность работы, сохранение работоспособности в широком диапазоне температур, в усдовиях повышенных механических воздействий и т. п.

В одном устройстве, выполненном на определенном типе элементов, сочетать оптимальным образом все многообразие требований, предъявляемых к ПЗУ, практически невозможно, и поэтому разработчики ПЗУ идут на традиционный компромисс — строит память по много-уровневой иерархической структуре, которая содержип ПЗУ на основе элементов БИС с различными архитектурными физическими и технологическими принципами. Эти принципы определяют классификационную схему БИС ПЗУ, меняющуюся в зависимости от появления новых физических принципов создания запоминающих

элементов, степени отработаниости технологических процессов их изготовления, архитектурных принципов и ряда других факторов.

4.2 Классификация БИС ПЗУ

Классификация современных БИС ПЗУ представлена на рис. 4.1.

По архитектурным прииципам и фуикциональиому назначению ПЗУ делятся на две основные группы: собственно постоянные запомии́ающие устройства и программируемые логические мат-


рицы.

Все полупроводииковые ЗУ, в том числе и ПЗУ, представляют собой особую разновидиость логических схем, общим признаком построения которых является регулярная матричная структура, состоящая из матриц И и ИЛИ. В ПЗУ информация заносится (программиочется) в матрицу ИЛИ, а матрица И представляет собой «жесткий» дешифратор всех 2ⁿ выходиых от n входиых комбинаций. В ПЛМ информация заносится либо в матрицу И, как, например, ППМЛ либо в обе матрицы, например ППЛМ. Следует заметить, что ПЗУ и ПЛМ, у которых программируется только одна матрица, относятся к одиоуровиевой матричиой логике. Существующие ПЛМ с программируемыми матрицами И и ИЛИ относятся к двухуровневой матричной логике. В недалеком булущем появятся многоуровиевые ПЛМ, во много раз повышающие эффективиость применения матричной логики.

Одинаковые названия класса и подкласса ПЗУ сложились исторически. Первыми из постояниях матричных логических схем появились схемы с программируемой матрицей ИЛИ, т. с. ПЗУ. Оии, долгое время оставаясь единствениями, определяли название класса. Появившиеся впоследствии ПЛМ вошли в класс ПЗУ, как сообый выд ПЗУ, хотя используются оин в ином ка-

честве.

По способу занесения виформации полупроводинковые ПЗУ делятся на однократно и много-кратно программируемые. К однократно программируемым относятся ПЗУ с масочным программированием (МПЗУ, МПЛМ), программируемые (потребителем) погические матрицы (ППЛМ), и программируемая потребителем матричая логия (ППМЛ). Мносократно требителем матричая логия (ППМЛ). Мносократно



Р и с. 4.1. Классификации Бис 1135

программируемые, или репрограммируемые, ПЗУ (РПЗУ и РЛМ) делятся на стираемые ультрафиолетовым облучением (СППЗУ, СПЛМ) и электрически стираемые (ЭСППЗУ, ЭСПЛМ).

В МПЗУ и МПЛМ информация заносится изготовителем однократно с помощью маски на одном из этапов технологического процесса изготовления кристалла. После изготовления информацию изменить нельзя.

В ППЗУ, ППЛМ, ППМЛ программируемые матрицы при изготовлении заполняются однородной информацией, которая изменяется после изготовления изготовителем

или потребителем лишь однократно.

В РПЗУ и РЛМ информация может записываться и стираться многохратно. В СППЗУ, СПЛМ информация стирается коротковолновым ультрафиолетовым облучением одновременно во всех запоминающих элементах, а записывается электрическими сигналами в каждое слово отдельно. В ЭСППЗУ, ЭСПЛМ информация стирается и записывается электрическими сигналами, причем различают ЭСППЗУ, у которых информация стирается одновременно во всех запоминающих элементах, и ЭСППЗУ, у которых информация может стираться в каждом слове отдельно.

По способу считывания БИС ПЗУ делят-

ся на синхронные (тактируемые) и асинхронные.

По технологическом у исполнению БИС ПЗУ делятся на две основные группы: биполярные схемы, использующие схемотехнику ЭСЛ или ТТЛ-типа и МОПсхемы, использующие p-МОП, n-МОП и КМОП-струк-

туры.

По уровням входных и выходных сигналов БИС ПЗУ совместимы с полупроводниковыми скемами, изгоговленными по схемотехнике ЭСЛ. ТТЛ или КМОП-типа, причем возможны построения кристаллов как полностью по одной схемотехнике, так и комбинации ЭСЛ с ТТЛ или КМОП с ТТЛ.

Для построения РПЗУ используются разновидности

МОП-технологии:

для СППЗУ и СПЛМ — с лавинной инжекцией

заряда и плавающим затвором (ЛИЗП МОП);

для ЭСППЗУ и ЭСПЛМ-технологии ЛИЗП МОП с войным затвором и технология металл—нитрид кремния—окисел кремния—полупроводник (МНОП). Широко применяются комбинации этих технологий с КМОП-технологий.


Независимо от функционального чазначения, спосоов записи и технологии изготовления все ПЗУ являются устройствами с произвольной выборкой информации, отличающейся наибольшей простотой организации и управления.

Основу ПЗУ составляет двухкоординатная матрица запомвиающих элементов (ЗлМ) с дешифратором адреса (Дш), адресными формирователями (АФ), мультиплексорами (Мл), усилителями считывания (УСч) и устройством управления (УУ) выбора кристалла и

записью-считыванием в РПЗУ (рис. 4.2).

Когда на адресные входы 1, 2, ..., и поступает код адреса А, адресные формирователи усиливают и формируют парафазные сигналы кода. адреса, по которым адресный дешифратор возбуждает одну из горизонтальных (адресных) шин запоминающей матрицы. Затем информация, записанная в запоминающих элементах, которые связаны с выбранной адресной шиной, считывается по всем вертикальным (разрядным) шинам через блок мультиплексоров и усилителей считывания на выход.

Устройство управления служит для управления выходными вентилями усилителей считывания, обеспечи-



Р н с. 4.2. Структурная схема БИС ПЗУ


вая возможность наращиваний объема памяти путем объединения выходов (монтажное ИЛИ) нескольких БИС ПЗУ или обеспечивая работу их на общую шину. Устройство управления в БИС РПЗУ управляет, кроме того, и режимами записи, чтения и стионания в ЭСППЗУ.

В местах пересечения горизонтальных и вертикальных шин запоминающей магрицы включаются запоминающие элементы, в качестве которых используются самые разнообразные активные компоненты: биполярные гранзисторы, биполярные транзисторы с диодами Шогки, диоды, МОП-траизисторы n- и p-типов, транзисторы с МНОП-строктуроб и т. т.

4.3 Масочные ПЗУ

Запоминающая ячейка масочного ПЗУ, как правило, состоит из одного элемента, а запись информации осуществляется методом включения элемента в гребуемое перекрестие матрицы с помощью сменной маски при изотоовлении кристалла ПЗУ. Из всех методов записи информации в ПЗУ этот метод обладает самой большой надежностью, самой высокой плотностью компоновки, наибольшей простотой изготовления, а следовательно, самой наижной стоимостью при массовом производстве. Подсчитано, что стоимость ПЗУ в расчете на 1бит в 4—8 раз меньше, чем та же величина для ОЗУ. Таким образом, если машинная программа полностью оглажена и не требует изменений в процессе эксплуатации, то при достаточной серийности устройства следует использовать масочное ПЗУ.

Рассмотрим некоторые виды масочных ПЗУ. На рис. 4.3, а изображено ПЗУ на биполярных транзисторах. Оно состоит из тех же блоков, что и ПЗУ, изображенное на рис. 4.2. Адресные входы 1, 2, ..., п разделены на две группы. Первая группа (1, 2, ..., k) адресных входов, состоящая из к разрядов, через АФ и Дш выбирает один из 2^k многоэмиттетных транзисторов ЗпМ таким образом, что на базе этого транзистора возникает положительное напряжение, в то время как напряжение на базах всех остальных транзисторов ЗпМ равно нулю. В свою очередь, каждый транзистор имеет 2^k эмиттеров. так как обычно ЗпМ имеет равное число горизонтальных и вертикальных шин. Следовательно, число разрядных шин также равно 24. Информация логического нуля или логической единицы в любой разрядной шине зависит от того, есть ли связь данного эмиттера с разрядной



a- схема ПЗУ, b- запись информации в ПЗУ при помощи заказного шаблона металлизации; b- запись информации в ПЗУ при помощи шаблона контактики хоки 1- разрядаме шини; 2- змиттер; 3- база; 4- вскрытый эмиттерный

7 — разрядные шины; 2 — змиттер; 3 — оаза; 4 — вскрытын эмиттерны контакт

шиной или нет. Коллекторный гок выбранного транзистора проходит через эмиттеры только в те разрядные шины, которые связаны с эмиттерами транзисторов, создавая, таким образом, положительное напряжение на этих разрядных иннах, в то время как на разрядных шинах, не связанных с эмиттерами транзисторов, напряжение равно нулох.

Разрядные шины, разделенные по числу выходов на *т* групп, по одной из каждой группы выбираются мультиплексорами в соответствии с кодом в горой группы адресных входов k+1,...,n и подключаются к усилителям считывания. Так как во второй группе имеется n-k адресных входов, то к каждому мультиплексору подключается 2^{n-k} разрядиных шин.

В зависимости от числа входов разрешения выбора кристалла (PB) устройство управления представляет собой либо буферный каскад при одном входе PB, либо дешифратор старших разрядов (k+1, k+2, ..., n) адрест

ного слова А устройства ПЗУ.

Иногда на выход БИС ПЗУ включают выходной регистр, тактируемый внешним сигналом. Он позволяет устранить зону неопределенности в выходном сигнале БИС, обусловленную временем выборки информации от подачи адресного сигнала до появления на выходе выбованной информации.

Способы занесения информации в биполярное ПЗУ

иллюстрируются рис. 4.3, б, в.

Запись информации производится на одном из последних этапов изготовления схемы с помощью сменного шаблона металлизации двумя способами:

шаблона металлизации двумя способами: — путем формирования прямоугольных металличе-


ских отводов от разрядных шин (рис. 4.3, б);

4.3, в), осуществляющих контактных окон (рис. 4.3, в), осуществляющих контакт с эмиттером многоэмиттерного транзисторя (МЭТ) ЗЯМ. Обычно в комплекте фотошаблонов, необходимых для изготовления ПЗУ,
один является сменным (заказным); в нем содержится
предназначенняя для занесения в ПЗУ информация.


Аналогично строятся МПЗУ на диодах и МОП-транзистродах. На рис. 4.4 приведена запомнающая матрица ПЗУ на диодах, в котором используются схемы на биполярных транзисторах (ТТЛ или ЭСЛ). При выборе одной из адресных шин АШ положительное напряжение снее поступает только на те разрядные шины РШ, которые связаны с выбранной адресной шиной диодами (соединение некоторых диодов с шинами отсуствуют).

В МПЗУ на МОП-транзисторах запоминающая матрица и обрамление изготовляются по одной технологии. Если в ЗпМ ПЗУ, изготовленного по МОП-технологии (рис. 4.5, а), выбрана некоторая адресная шина, то высокое напряжение сохраняется только на тех разрядных шинах, которые не подключены через МОП-транзисторы к выбранной адресной шине.

Способы подсоединения затворов МОП-транзисторов к адресным шинам иллюстрируются рис. 4.5, б, в. Если



Р н с. 4.4. Запоминающая матрица ПЗУ на диодах



P и с. 4.5. Запоминающая матрица на МОП-транзисторах: a — схема $\Pi 3 Y_i$ δ — формирование МОП-транзисторов изменеимен тольным изолирующего слоя изд затворами; a — формирование MOП-транзисторов изменением формы металлической шини, образущей затворы a — a

изолирующий слой двуокием кремния под металлическим азтвором достаточно тонок (что показано красными прямоугольниками на рис. 4.5, 6), то в этих местах образуются МОП-трянзисторы. Если часть изолирующеголоя имеет значительную толщину, то затвора МОП-транзистора в этом месте не образуется. На рис. 4.5, 6, в красными прямоугольниками показаны области с тонким изолирующим слоем окисла кремния. МОП-транзисторы формируются в тех местах, где горизонатальные металлические линии имеют прямоугольные отводы, перекрывающие эти области.

Часто в КМОП БИС ПЗУ на входе помещают адресний регистр, в который предварительно принимается код адреса, запоминаемый в нем, и далее работа БИС не зависит от состояния внешних адресных шин. В этот момент на внешних адресных шинах можно фоомиромомент на внешних адресных шинах можно фоомиро-

вать следующее адресное слово

Способ программирования ПЗУ с помощью заказных фотошаблонов хотя и обладает большой надежностью, но требует дополнительных материальных и, что особенно важно, больших временных затрат. Это объясияется относительно высокой трудоемкостью изготовления дополнительных заказных фотошаблонов. Кроме того, при огладке программ часто возникает необходимость в изменении информации и тогда приходится заказывать ПЗУ с новой информацией и ждать его изготовления.

Данный способ используется в тех случаях, когда изготовляется большое количество одинаковых ПЗУ.

Существует способ программирования МПЗУ прерыванием связей в разводке за счет испарения участков металлизации при воздействии лазерных лучей после металлизации. При относительной сложности этот способ имеет ряд преимуществ: для всей номенклатуры ПЗУ с различной информацией используется один и тот же комплект фотошаблонов; время перехода от программирования одного ПЗУ к программированию другого незначительно. Этот способ целесообразно применять при программировании небольшого числа ПЗУ с разной информацией.

4.4 Программируемые постоянные запоминающие устройства

При разработке и отладке программ, при единичном или мелкосерийном производстве устройств с применением ПЗУ заказные масочные ПЗУ могут отка-

заться слишком дорогими, а время их изготовления — слишком большим. Поэтому в практике широко приме-

ияются ПЗУ, программируемые потребителем.


Структура БИС ППЗУ аналогична структуре БИС МПЗУ и отличается только запоминающим элементом, выполняемым либо в виде плавкой перемычки, либо в виде одного днода с транзистором, либо в виде авух заямино-обратно вклочениях диолов. На рис. 46 приведены схемы запоминающих ячеек БИС ППЗУ до и после занесения информации. Материалами для плажи перемычек служат сплавы из инкель — хрома, титан — вольфрама, силицида платимы или поликристаллического коемия, а иногда на ложиния.

Уступая масочным ПЗУ в надежиости, плотности компоиовки и быстродействии, ППЗУ обладает существенным преимуществом, которое и определило их более широкое, чем МПЗУ, применение — возможность записи информации в микросжемы иепосредствению у потреби-

теля

Требуемая информация записывается одиократно путем разрушения плавких перемычек или восстановления связи пробоем (закорачиванием) одного из обратио включенных диодов. Известым и другие физические принципы записи информации в БИС ППЗУ, однако в иастоящее время широко применяются только указанные.

Процесс разрушения перемычек или пробой диодов называется программированием и осуществляется на



Р и с. 4.6. Электрические схемы запоминающих элементов ППЗУ на основе биполярных структур до и после заиссения информации при программировании разрушением плавких леремычек (a, a), закорачиванием диодов (b, c)

 специальном оборудовании — устройствах программирования (УП) — подачей электрических сигналов на соответствующие внешние выводы ППЗУ. Требуемые токи программирования обеспечиваются повышением прыложениюго к микросхеме ППЗУ напряжения до 12—20 В.

Для рассеивания выделяемой при программировании мощности электронные компоненты должны иметь увеличенные по сравнению с необходимыми для режима считывания размеры, а это, в свою очередь, снижает быстродействие и плотность компоновки. Кроме того, плотность компоновки снижают и расположенные на кристалле электронные схемы формирования токов программирования, которые используются только один раз при программировании и в дальнейшей эксплуатации не требуются.

Существенными факторами, влияющими на надежность хранения информации, являются вероятность неполного разрушения и вероятность восстановления разрушенной перемычки или пробитого диода при программиоовании.

В иастоящее время широко применяются и наиболее научены процессы программирования в БИС ППЗУ с плавкими перемычками, поэтому рассмотрим подроб'ее процессы иеполного разрушения и процессы восстановления только плавких перемычек.

Несовершенство технологических процессов изготовления БИС ППЗУ приводит к разбросам геометрических размеров (ширины и толщины), а следовательно, и омических сопротивлений плавких перемычек. При постоянию мапряжений программирования токи программирования обратио пропорциональны сопротивлениям перемычек. Для ряда перемычек с большим сопротивлением ток программирования оказывается недостаточным для полиого разрушения и перемычка, окислившись, ие разрушается.

Подобное явление наблюдается и при увеличениом томе утечки, когда часть тока программирования ответвляется в невыбраниые перемычки. Увеличенный ток утечки может привести к разрушению невыбранных перемычек, т. е. к ложному программированию.

Усилители считывания, на входы которых поступает гок, проходящий через перемычку, настроемы на определенный «пороговый» ток. Если ток, проходящий через перемычку, больше или меньше порогового, то на его въходе устанавливается сигнал, поределяющий соответственно неразрушенное или разрушенное состояние пе-

При считывании ток, проходящий через окислившуюся. но не разрушенную перемычку, может оказаться меньше порогового тока усилителя считывания. На выходе усилителя считывания установится сигнал, соответствующий разрушенному состоянию перемычки. Абсолютная разность входных токов может оказаться меньше необходимой для удержания усилителя считывания в состоянии, соответствующем разрушенному состоянию перемычки, за счет приращения тока, проходящего через перемычку, или за счет изменения порогового тока усилителя под действием изменений внешних возлействующих факторов, например колебаний питающих напряжений или колебаний температуры. При этом на выхоле усилителя считывания появится сигнал, соответствующий неразрушенному состоянию перемычки. То же самое происходит в результате действия электрохимических процессов, протекающих в не полностью разрушенной перемычке, когда под действием токов считывания происходит миграция (перенос) частиц металла в перемычку и с течением времени омическое сопротивление перемычки уменьшается. Переносом частиц металла пол действием электрического поля, возникающего при считывании в зоне разрыва разрушенной перемычки, объясняется и явление восстановления разрушенных перемы-

Указанных явлений можио избежать при правильном программировании и применении БИС ППЗУ. Для этого необходимо тщательно выбирать устройства программирования, так как от качества выполнения этой техно-логической операции зависит надежность работы уст-

ройств с применением БИС ППЗУ.

4.5 Репрограммируемые ПЗУ

Существенно большими, чем ППЗУ, возможностями в оперативной смене информации обладают репрограммируемые ПЗУ. В отличие от ПЗУ и ППЗУ, у которых однажды записанная информация не можебыть изменена, в РПЗУ информацию можно записывать многократно. Так как перезапись информации обычно требует создания специального режима с использованием нестандартных высоких иапряжений и значительно большего, чем при чтении, времени, такая перезапись осуществляется редко. В этом смысле РПЗУ нспользуются главным образом для считывання информации (хотя время от времени информацию можно перезаписывать).

В зависимости от типа РПЗУ записаниая ниформация хранится от нескольких лет до нескольких десятков лет. Поэтому РПЗУ часто называют энергонезависимой памятью, т. е. памятью с сохранением ниформации при выключениюм электопритании.

В основе механизма запомниания и хранения ниформации лежат процессы накопления заряда при записи, сохранения его при считывании и при выключеным электропитания в специальных МОП-гранансторах, в зависимости от структуры которых различают два основных вила РПЗУ.

стнраемые ультрафиолетовым облучением (СППЗУ)

электрически стираемые (ЭСППЗУ).

СППЗУ строятся на МОП-транзисторах, отличающихся от обычных тем, что между затвором и полупроводником (подложкой) помещают еще один затвор — «плавающий», полностью изолированный со всех сторон окислом кремння. Если при записи информации к затворам таких транзисторов приложить положительное напряжение около 25 В и длительностью в несколько десятков миллисекунд, то под его воздействием электроны, перемещаясь в сторону основного затвора, оседают на плавающем затворе. При считывании к затвору прикладывается положительное напряжение не более 5 В. Если на плавающем затворе нет электронов, то промежуток нсток - сток становится проводящим, что соответствует хранению догической 1. Если на плавающем затворе имеются электроны, то они своим зарядом экраннруют затвор и промежуток исток -- сток остается непроводящим, что соответствует хранению логического 0. Так как плавающий затвор окружен изолирующим слоем, электроны, попавшне в область плавающего затвора, не могут ее покннуть. В действительности же существует утечка электронов, что приводит к постепенной потере ниформации. Значение этой утечки, а следовательно, н время хранення ниформации зависит от качества нсходных матерналов, совершенства технологин изготовлення, температуры эксплуатации и хранения и других факторов. По данным зарубежных фирм это время составляет не менее 10 лет.

Стнрается ннформация ультрафнолетовым облучением в течение нескольких десятков минут во всех элементах сразу, при этом электроны, которые могли находиться на плавающих затворах от предыдущих циклов записи информации, возбуждаются коротковолновой частью ультрафионетового излучения и стекают на подложку. В результате плавающие затворы всех запоминающих элементов освобождаются от электронов, т. е. во все элементы записывается логическая 1.

Электрически программируемые и электрически стираемые ЭСППЗУ ие требуют стирания ииформации

ультрафиолетовым облучением.

ЭСППЗУ строятся на МОП-транзисторах, у которых между затвором и полупроводником располагается двухслойный 'диэлектрик, выполненный из интрида кремния и тоикого слоя двуокиси кремиия (так называемая МНОПструктура металл — интрид — окисел — полупроводник), Приицип записи ииформации в такой элемент основан иа том, что при подаче на затвор МНОП-траизистора положительного напряжения, превышающего критическое значение (около 30 В), на границе окисел креминя нитрид креминя формируется заряд, синжающий пороговое напряжение включения МНОП-траизистора. При подаче отрицательного напряжения гакого же значения происходит обратный процесс и восстанавливается высокое пороговое напряжение траизистора. Одно из состояиий траизистора может быть принято за логическую 1. а другое состояние — за логический 0. В режиме считывания на затвор МНОП-транзистора подается напряжеине, большее порогового напряжения включения траизистора с «низким» порогом, но меньшее порогового напряжения траизистора с «высоким» порогом.

В РПЗУ этого типа ииформация стирается одновремению во всех запоминающих элементах. Это вызвано иеобходимостью электрической изолидии отдельных запоминающих элементов и использованием для записи и стирания напражений потривоположной поляримоста.

Использование МОП-структур с плавающим затвором и туниельным переходом позволяет избавиться от этого иедостатка. Ииформация в таких РПЗУ стирается электрически в каждой отдельной запоминающей ячейке.

Преимущество РПЗУ перед ППЗУ, состоящее в возможности миогократной перезаписи информации, в некоторой степени синжается такими недостатками, как более инзкое быстродействие, меньшая издежность хранчия информации и малое время хранения информации. А такое несомнение достоинство ЭСППЗУ перед

СППЗУ, как электрическое стирание информации (ие иужен источинк ультрафиолетового излучения), в иекоторой степени компенсируется значительно меньшим временем и издежиюстью хранения информации. Это объясиется тем, что в обычных МОП-структурах используются, чтобы иссители заряда перемила («30 А) для того, чтобы иссители заряда перемилатись в запоминающую среду и выводились из иее при умеренных иапряжениях (порядка 30 В). Одиако при такой малой толщине окисла изблюдаются иежелательные миграции иссителей из запоминающей среды, что и является причиной неналежной работы и короткого срока хранения занесенной информации.

4.6 Тенденции развития постоянных запоминающих устройств

Постояниые запомнающие устройства находятся в состоянии непрерывного совершенствования, области применения их постоянию расширяются. Так, предполагается, что к 1990 г. производство ПЗУ увеличится в 6 раз. СППЗУ — в 25. ПЛИ — в 10 раз.

Совершенствование существующей нерархии ПЗУ из в направлении повышения степени интеграции и быстродействия при снижении энергопотребления, обеспечении высокой иадежности, развитии функциональной сложности в синжении стоимости.

Общая тенденция коиструирования ПЗУ заключается в постепениюм перекоде от билоярной технологии на КМОП-технологию, расширении функциональных возможностей ПЗУ, например применения схем выключения питания в режиме хранения, въедении схем счета

сбоев, схем для тестирования и коррекции.

Для оптимизации характеристик ПЗУ начали применяться совмещенные технологии и схемотехнические решения. Например, совмещения биполярио-полевая технология изготоления ППЗУ обеспечивает высокую степень интеграции, низкое энергопотребление за счет схемуправления, выполненных из КМОП-структурах, и высокое быстродействие, самежной записью информации употребителя, получаемое за счет применения биполяриой запоминающей матрицы. Совмещение в кристалле схем РПЗУ и ОЗУ позволяет сочетать в одном устрожеть быстродействие ОЗУ с энергозависимостью РПЗУ.

В масочных ПЗУ достигиута степень интеграции БИС

В 1 М бит с быстродействием 80 ис и потребляемой мощностью в режиме выборки 50 мВт. Создаются БИС МПЗУ емкостью 4 М бит. При переходе на одномикроиные топологические нормы проектирования предподагается довести степень интеграция БИС МПЗУ до 16 М бит.

В ПЗУ, программируемых потреблением, разработаны БИС емкостью 512 К бит с временем выборки 10—12 нс и удельной потребляемой мощностью 5—7 мкВт/бит.

Начато производство по КМОП-технологии СППЗУ емкостью в І М бит, временем выборки адреса 200 вс и потребляемой мощностью 5 мВт в режиме хранения и 250 мВт в режиме обращения.

В РПЗУ с ультрафиолетовым стиранием информации достигнута емкость в 1 М бит при времени выборки 150 нс и потребляемой мощностью 150 мВт. Разработана

микросхема емкостью 16 М бит.

В ПЛМ наметилась теиденция к значительному росту их потребления, вызванная достижениями технология, которые позвольну неделичить плотность унаковки, быстродействие этих БИС и поставили их на один уровень с веитильимии матрицами по основным технологическим характеристикам.

В настоящее время интенсивно создаются и испольнуются новые варианты технологических процессов, внедряются новые волические архитектуры и методы программирования, разрабатываются более совершения средства автоматизированного проектирования. Одно из наиболее очевидных изменений в области ПЛЛМ состоит в переходе от биполярной технологии на КМОП-технологию — от широкого использования логических матриц, программируемых путем пережигания плавких перемычек, к применению ПЛЛМ, программируемых с помощью плавающих затворов ультрафиолетовым или электрическим стиранием.

Разработано семейство ЭСПМЛ на базе КМОП-техиологии с-электрическим стиранием, являющееся полным функциональным эквивалентом существующих биполярных ПМЛ, программируемых потребителем, — пряборы с программируемыми матрицами И и фиксированными матрицами ИЛИ. Преимущество ЭСПМЛ состоит в токито их можно неодиморятно программировать в составе одного и того же устройства в процессе макетирования и отладки опытного образца системы или споль-

зовать в различных системах.

С точки зрения архитектуры наибольшее развитие

получили такие разновидности ППЛМ, как программируемые потребителем вентильные матрицы (ППВМ) и программируемые потребителем логические контроллеры операционных последовательностей (ППЛК).

При меча и ие. ППВМ содержат только программируемые матрицы И с финксурованию жатрицей ИЛИ, а ППЛК представляют собой ППЛМ, в которых маряду с программированием матриц И и ИЛИ предухотрены внутрение взементы памяти — обычот тритгер-мированием матрици и и или представляющих сосм D-гипа или К-гипа. Сиглалы для тактовых управляющих сосм D-гипа или К-гипа. Сиглалы для тактовых управляющих матритуристичной или предуставляющих сельных элементов И — ИЛИ, формируются с помощью внутрикры-

Разработано семейство более сложных БИС ПЛМ так называемых Мега-ПМЛ, с числом выводов от 40 до 84 н некоших эквивалентную сложность _диапазоне 1500— 5000 вентнлей и работающих с тактовой частотой 16 МТш. Они 8 4—8 раз превосходят прелыжущие ПМЛ с плавкним перемычками, рассеивая при этом мощность всего 1 Вт.

В этих БИС ПЛМ предусмотрены такие усовершенствования, как возможность совместного-использования одниаковых термов произведений, позволяющим исключить избыточные термы, применение скрытых регистров для параллельной выборки информационных битов и программируемых формирователей синхромигильсов для программируемых формирователей синхромигильсов для

внутренних асинхронных операций.

Свелан еще один шаг по путн развития принципов програмируемой логики— макрологике, которая открывает перспективы создания програмируемых логических Се уровнем интеграции в 5—10 тыс. вентилей. Злесь используется тот факт, что применяемые в современных ППЛИ вентили И — ИЛИ, имеющие двухуровневую организацией в основе своей эквивалентны. Следовательно, вентили И — НЕ/И — НЕ с одноуровнеой организацией в основе своей эквивалентны. Следовательно, вентили И — НЕ/И — НЕ можно использовать для выполнения комбинационных логических функций в внде сумм логических произведений.

Появились более сложные приборы последовательностной логики, содержащие макроэлементы более высокого уровия в виде тактовых сдвиговых регистров и тритгеров D-типа. Этн приборы разрабатываются по усовершенствованной технологии быстродействующих ИС с окисной изолящией и содержат матрицу И— НЕ, яквивалентную ППЗУ еммостью примерно 21 К онт. Задержки выходимых сигиалов изменяются от 12 до 16 нс, по уровию интеграции оны эквивалентны 3600 вентилям.

При изготовлении подобного кристалла по технологии высококачественных КМОП-схем с высокой плотностью упаковки можно ожидать уровни интеграции 5-10 тыс. вентилей.

Совершенствование технологических процессов обработки и изготовления плавких перемычек и стираемых элементов позволит снизить процент отказов при программировании с 20-25 % в настоящее время до 3-5 %. Для повышения выхода годных при программирова-

нии разрабатываются встроенные тестовые схемы, позволяющие довести процент выхода годных до 99,5 %. Причем для размещения этих тестовых схем потребуется лополнительно не более 5 % площади кристалла. Дополинтельные затраты компенсируются той экономией, которая обеспечит уменьшение частоты отказов.

Мощным катализатором разработки еще более сложных логических схем, программируемых потребителем, является успешное развитие инструментальных программных средств и систем автоматизированного проектирования. Наиболее зрелыми и широко известными комплексами программных средств, предназиаченных для проектирования ПЛМ, являются Palasm (Ассемблер ПЛМ-схем) и Атаге (средство автоматизированного ввода схемных уравнений).

Комплексы Palasm и Amaze транслируют логические уравнения булевой алгебры в коды для пережигания плавких перемычек в ППМЛ, ППЛМ и ППЛК-схемах которые затем можно загружать в программатор БИС ППЛМ или ППЗУ для изготовления требуемой схемы. Эти комплексы также выполияют логическое моделирование данной схемы для верификации разрабатываемого изделия и проверяют схему на соответствие тестовому обеспечению.

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ

- 4.1. Для чего предиазначены ПЗУ?4.2. В чем преимущества ПЗУ по сравнению с ОЗУ?
- 4.3. В чем состоит отличие ППЛМ от ППМЛ? 4.4. Что такое масочные ПЗУ?
- 4.5. Каковы перспективы развития БИС ПЗУ?

Развитие БИС ЗУ идет по пути совершенствования технологии их изготовления, повышения бысгродействия и степени интеграции, снижения потребляемой мощности и стоимости. Аналогичные тенденции существуют и в технике построения запоминающих устройств на основе наке построения запоминающих устройств на основе

полупроводниковых БИС ЗУ.

В настоящее время информационная емкость серийно висукаемых статческих БИС ЗУ достигла 64 К бит, динамических — 256 К бит. В ближайшие 5—10 лет ожидается создание и серийное освоение как сверхбольших, так и сверхбыстрых интегральных микросхем памяти. При этом емкость статических БИС ЗУ достигнет 1 М бит, а динамических — 16 М бит, что позволит существенно улучшить технические характеристики запоминающих устройств, расширит их функциональные возможности и область применения.

Все большее распространение в полупроводниковых запоминающих устройствах среднего быстродействия получат БИС ЗУ, изготовляемые по КМОП-текнологии. В ближайшее время информационная емкость таких БИС

ЗУ достигнет 256 К бит.

Дальнейшее совершенствование полупроводниковых запомнающих устройств связано с улучшением методов контроля, повышением надежности, широким использованием средств автоматизированного проектированны важным преставляется также совершенствование методов диагностики неисправностей микросхем и модулей памяти, а также улучшение эксплуатационных характеристик полупроводниковых запомнающих устройств,

В настоящее время практически отсутствуют реаль* не конкуренты полупроводниковым запоминающим устройствам, за исключением устройств специального назначения. Это означает, что в ближайшие 10—15 лет полупроводниковые запоминающие устройства останутся доминирующими в качестве виутренией памяти ЭВМ.

Список литературы

- Полупроводинковые запоминающие устройства и их применеине/Под ред. А. Ю. Гордонова. — М.: Радио и связь, 1981.
- Полупроводинковые БИС запоминающих устройств: Справочник/Под ред. А. Ю. Гордонова и Ю. Н. Дьякова. М.: Радио и связь. 1986.
- Аваев Н. А., Дулин В. Н., Наумов Ю. Е. Большие интегральные схемы с инжекционным питанием. — М.: Советское радио, 1977.
- Основы построения технических средств ЕС ЭВМ на интегральных микроскамах/Под ред. Б. Н. Файзулаева. — М.: Ради о и связь, 1981.
- Караханян Э. Р., Шилин В. А. Динамические интегральные схемы памяти с МДП-структурой. — М.: Радио и связь, 1984.
- Генкин В. И., Грачева Т. Г., Калякина Т. М. Наивысшие параметры основных классов изделий электронной техники, достигнутые к 1986 г.//Зарубежная электронная техника. 1986. № 8. С. 26—100.
- Огнев И. В., Шамаев Ю. М. Проектирование запомниающих устройств. М.: Высшая школа, 1979.
 Дерюгин А. А. Полупроводинковые запомниающие устройства. —
- м.: МЭИ, 1982.

 9. Измерение параметров цифровых интегральных микросхем/Под
- ред. Л. Ю. Эйдукаса и Б. В. Орлова. М.: Рвдно и связь, 1982.

 10. Новик Г. Х. Сигнатурный функциональный контроль интегральных микроскем ОЗУ методом перемещения информации (тест «Марии»)//В. Сб.: Микроэкектроикка. Т. 11.
- Вып. 1. С. 54—63.

 11. Применение интегральных микросхем в электронной вычислительной технике: Справочник/Под ред. Б. Н. Фаазудаева, Б. В. Тарабрина. М.: Радно и связь,
 1987.
- 12. Чурин Ю. А. Переходные процессы в линиях связи быстродей-
- ствующих схем ЭВМ. М.: Советское радно, 1975.

 13. Преснухии Л. Н., Шахнов В. А. Конструирование электронных вычислительных машни и систем. М.: Высшая школа, 1986.
 - ЗУПВ уверенио движутся к пикосекундному диапазону//Электроникв. 1986. № 4.
- Барбур Д. Р., Октей С., Ринне Э. Теплоотводящий корпус, вмещающий 133 кристалла БИС//Электроника. 1982. № 12.
- 16. Пржиялковский В. В., Ломов Ю. С. Техиические и программные

- средства Единой Системы ЭВМ (ЕС ЭВМ-2). М.: Статистика. 1980.
- 17. Кейлботта. Особенностн проектировання систем с динамическими
- 3У//Электроннка. 1987. № 3. С. 43—50.

 18. Конопелько В. К., Лосев В. В. Надежное хранение ниформации
 в полупроводинковых запоминающих устройствах. —
 М. У. Радин и следу. 1986
- М.: Радно н связь, 1986.

 19. Акинфиев А. Б., Софийский Г. Д. Повышение безотказности запоминающих устройств на динамических МДП БИС//
 Вопросы радиоэлектроники. Сер. ЭВТ. 1985. Вып. 7.
 С. 104—110.
- Софийский Г. Д., Смирнов Р. В. К вопросу оценки надежности полупроводниковых запомниающих устройств с коррекцией однократных ошибок//Вопросы радиоэлектроники. Сер. ЭВТ. 1980. Вып. 7. С. 55—66.

Оглавление

Введение		3
лава 1		
Статические ОЗУ редиего быстродействия	Статические БИС ЗУ средиего быстродействия Сорганизация ОЗУ	6 22
	1.3. Особенности проектирования	25
	ОЗУ	36
	ОЗУ среднего быстродействия 1.6. Основные направления развития ОЗУ среднего быстродейст-	50
	Вопросы для самопроверки	52 54
пава 2		
Сверхбыстродействующие ОЗУ	2.1. Область применения СОЗУ	55
	быстродействия	56 68
	2.4. Организация СОЗУ	75
	2.5. Особенности проектирования СОЗУ	81
	2.6. Контроль СОЗУ	89
	2.7. Перспективы развития СОЗУ	91
	Вопросы для самопроверки	93
лава 3		
Іннамические ОЗУ	3.1. Область применения ОЗУ	94
	3.2. Динамические БИС ЗУ	95
	3.3. Организация динамических ОЗУ	107
	3.4. Особенности проектирования ди-	
	иамических ОЗУ	112
	3.6. Контроль динамических ОЗУ	126
	3.7. Практический расчет динамиче-	
	ского ОЗУ	130
	3.8. Перспективы развития динами- ческих ОЗУ	133
	Вопросы для самопроверки	135
	вопросы для самопроверки	
		159

Глава 4

Постоянные	4.1. Область применения	136
запоминающие устройства	4.2. Классификация БИС ПЗУ	138
	4.3. Масочиые ПЗУ	142
	4.4. Программируемые постоянные	
	запоминающие устройства	146
	4.5. Репрограммируемые ПЗУ	149
	4.6. Тенденции развития постоянных	
	запоминающих устройств	152
	Вопросы для самопроверки	155
Zavznouevus		

157

Справочное издание

Список литературы . .

ПЕРСПЕКТИВЫ РАЗВИТИЯ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

В одиниадцати книгах

Акинфиев Аидрей Борисович, Мироицев Вячеслав Иванович, Софийский Гурий Дмитриевич, Цыркии Виктор Васильевич

Кн. 7

Полупроводниковые

запоминающие устройства

Заведующая редакцией Н. И. Хрусталева. Редактор С. М. Оводова. Младшие редакторы Е. В. Судъемкова, Г. Г. Бучина. Художник В. В. Гарбузов. Художественный редактор В. И. Мешалкин. Технический редактор Г. А. Фетисова. Корректор В. В. Кожуткина

ИБ № 7480

Изд. № СТД—623. Сдвио в набор 06.09.88. Подп. в нечать 17.04.89. Т—09932. Формат 84 × 108°/зг. Бум. офс. № 2. Гаринтура литературная. Печать офсетияя. Объем 8,40 усл. печ. л. 17,22 усл. кр.-отт. 8,34 уч.-изд. л. Тираж 75 000 экз. Зак: № 1552. Цена 45 коп.

Издвтельство «Высшая школа», 101430, Москва, ГСП-4, Неглинная ул., д. 29/14.

Ярославский полиграфкомбинат Госкомиздатв СССР, 150014, Ярославль, ул. Свободы, 97.





Информационные семантичесние системы **5** Малые ЭВМ

Попупроводниновые запоминающие устройства

2 Интеллентуализация ЭВМ Программное обеспечение ЭВМ

Системы
телеобработни
и вычислительные сети

Многопроцессорные ЭВМ и методы их проектирования

Специализированные ЭВМ

Внешние запоминающие устройства на магнитном носителе

> ЭВМ общего назначения

Периферийное и терминальное оборудование ЭВМ

Solid-state